Устройство для отладки программно-аппаратных блоков

-24Бюл. У 1ибернетйкиваин, В.И. Ланда,А.В. Палагин8) Масленников Ю.А рования систем авт ботки программ для ИМ, 1978, У 5. идетельство СССР С 06 Р 11/28, 30.083 с 9 ДЛЯ ОТЛАДКИ ПРОГРАМВЛОКОВе относится к областйтехники и может быть Ю ГОСУДАРСТВЕННЬ 1 Й НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(57) Изобретенивычислительной использовано при создании микроЭВМ,микроконтроллеров и других устройствна основе микропроцессоров, Цельюизобретения является повышение производительности при отладке программ.Устройство содержит коммутатор адреса, блок синхронизации, счетчики,блок памяти переадресации, элемент2 И-ИЛИ, регистр, блок памяти адресов,блок памяти данных, дешифратор, блоки элементов И, регистр, элементыИЛИ, блок сравнения и блок памяти команд. В данном изобретении ориентация на конкретный микропроцессорпроизводится программно, при этом засчет того, что при подключении к отлаживаемому устройству не требуетсяиз последнего удалять микропроцессор, повышается производительностьи достоверность отладки. 2 ил, 1282139Изобретение относится к вычислительной технике и может быть использовано при создании микроЭВМ, микроконтроллеров и других устройств на основе микропроцессоров.Цель изобретения - повышение производительности при отладке программ.На фиг. 1 и 2 представлена структурная схема устройства для отладки программно-аппаратных блоков,10 Устройство работает под управлением управляющей микроЭВМ, в качестве которой может быть использована микроЭВМ УВС, и обеспечивает отладку устройства, например, на основе микропроцессоров К 580 ИК 80.или другого аналогичного типа. Устройство содержит коммутатор 1адреса, блок 2 синхронизации, счетчик 3, блок 4 памяти переадресации,элемент 2 И-ИЛИ 5, регистр б, блок 715памяти адресов, блок 8 памяти данных, дешифратор 9, блоки элементовИ 10-15, регистр 16, элемент ИЛИ 17,элемент И 18, коммутатор 19 управляющих сигналов, блоки элементов, выход 43 блока сравнения, внутренниешины 44 и 45 адреса, внутреннюю шину 46 данных, внутреннюю шину 47 синхронизации, адресные. входы-выходы 48 35и 49 устройства,информационные входы-выходы 50 устройства, входы-выходы 51 синхронизации устройства, вход52 синхронизации устройства, выходы53-55 синхронизации устройства, входы 56-59 блока синхронизации, выходы60 и 61 блока синхронизации, входы62-65 записи блока памяти переадресации, входы 66-69 элемента 2 И-ИЛИ,выход 70 элемента 2 И-ИЛИ, выходы 71- 53 блока памяти, входы 74-76 и 77-79 блоков элементов И 10 и 11 соответственно,входы 80-82 записи регистра 16 и еговыходы 83-86; входы 87-92 коммутаторауправляющих сигналов и его выходы 5093-96 и входы 97-102 блока сравнения. Устройство для отладки микроЭВМ и микроконтроллеров может работать в одном из двух режимов: режиме управления и режиме прогона программы. В режиме управления управляющая мик- роЭВМ осуществляет обмен информацией с внутренними блоками устройства отладки, памятью и портами ввода-вывода отлаживаемой микроЭВМ, а также ее внутренними узлами.Рассмотрим работу устройства в режиме управления. В этом режиме работой устройства управляет блок 2 синхронизации, Для обращения к тому или иному блоку устройства отладки управляющая микроЭВМ устанавливает на входах 56 блока 2 синхронизации адрес, логически являющийся одним из портов вывода управляющей микроЭВМ, а на информационных входах регистра 6 - код блока, к которому производится обращение, При поступлении сигнала выдачи информации, поступаю"ф щего на вход 57 блока синхронизации, на его выходе 60 появляется сигнал 1 записи в регистр 6. После записи кода блок синхронизации начинает подсчет сигналов начала машинных циклов управляющей микроЭВМ (сигнал начала цикла поступает на вход 58). На седьмом цикле на выходе 61 блока 2 синхронизации появляется сигнал включения дешифратора 9, поступающий одновременно через выход 42 синхронизации на шину блокировки памяти и портов. ввода-вывода управляющей микро- ЭВМ. При появлении сигнала включения дешифратора 9 на одном из его выходов появляется сигнал обращения к соответствующему блоку устройства. Первый выход дешифратора 9 управляет загрузкой информации в блок 4 памяти переадресации. В этот блок загружается информация о состоянии каждого сегмента памяти, адресуемой отлаживаемой микроЭВМ, При этом весь объем адресуемой памяти разбивается на 16 сегментов, определяемых четырьмя старшими разрядами адреса. Для каждого сегмента указывается защищен ли он (разрешено ли к нему обращение), находится ли он в отлаживаемой микроЭВМ, находится ли он в управляющей микроЭВМ, В последнем случае указывается также, какой сегмент памяти управляющей микроЭВМ соответствует данному сегменту памяти отлаживаемой микроЭВМ. Информациязаписывается в блок памяти переадресации через входную шину данных.Адрес, по которому записывается эта информация, определяется адресом на четырех старших адресных шинах 5 управляющей микроЭВМ, поступающим через коммутатор 1 на адресные входы блока 4 памяти переадресации.Запись в блок производится при подаче на вход 63 сигнала выдачи информации.Третий выход дешифратора 9 управляет обращениями к блоку 32 сравнения и к регистру 16. Выбор каждого лз этих блоков производится в зависимости от кода на трех младших адресных шинах управляющей микроЭВМ, подключенных к входу 100 блока 32 сравнения и входу 81 регистра 16. В блок 32 сравнения записываются адреса то чек останова прогона программы. Эти адреса записываются в блок сравнения через входную шину данных, подключенную к входам 101 блока 32 сравнения. Запись производится при поступлении на вход 102 сигналавыдачи информации управляющей микроЭВМ. В регистре 16 устанавливаются сле- дующие сигналы, управляющие отлажи- ЗО ваемой микроЭВМ: "Сброс" (выход 83), "Готов" (выход 84), "Захват" (выход 85), "Блокировка" (выход 86). Назначение этих сигналов следующее: сигнал "Сброс" - это сигнал инициализации, после поступления которого микропроцессор отлаживаемой микро- ЭВМ начинает обращение к нулевой ячейке памяти. Сигнал Готов высоким уровнем разрешает работу микро процессора отлаживаемой микроЭВМ, а низким уровнем останавливает его. При низком уровне сигнала "Готов" микропроцессор останавливается в обращении к очередной ячейке памяти 45 или порту ввода-вывода и не заканчивает это обращение до тех пор, пока уровень сигнала "Готов" не станет высоким. Сигнал "Захват" отключаетмикропроцессор отлаживаемой микро ЭВМ от шин отлаживаемой микроЭВМ, позволяя тем самым осуществить прямой доступ к памяти последней. Сигнал "Блокировка" запрещает обращение к памяти и портам ввода-вывода 55 отлаживаемоимикроЭВМ и включает схему обращения к регистрам микропроцессора последней. Установка этих сигналов производится через входную шину данных, подключенную к информационным входам регистра 16, Установкапроизводится при подаче на вход 82сигнала выдачи информации управляющей микроЭВМ.Четвертый выход дешифратора 9 управляет чтением из блоков памяти адресов и данных. В режиме управленияиз этих блоков считывается информация о ходе выполнения программ отлаживаемой микроЭВМ, записанная в этиблоки в режиме прогона программы.Эта информация включает состояния шинотлаживаемой микроЭВМ в каждом машинном цикле. Информация из блока памятиадресов считывается при подаче навход 76 группы элементов И 10 кодаадреса "0", а информация из блока памяти данных считывается при подаче навход 79 группы элементов И 11 кодаадреса "1",Второй выход дешифратора 9 управляет обращениями к памяти и портамввода-вывода отлаживаемой микроЭВМ,а также обращениями к внутренним узлам микропроцессора последней. Дляобращения к памяти отлаживаемой микроЭВМ в регистре 16 предварительноустанавливается сигнал Захват , передающийся через элементы ИЛИ 24 и31 на соответствующую шину отлаживаемой микроЭВМ. При поступлении этогосигнала микропроцессор последней отключается от шин и позволяет осуществить прямой доступ к памяти. Дешифратор 9 вырабатывает сигнал обращения к отлаживаемой микроЭВМ. При,этом, если производится запись в еепамяти, адресные, информационные иуправляющие сигналы управляющей микроЭВМ через блоки элементов И 20-23,которые стробируются сигналами выходов 93 и 94 коммутатора 19 управляющих сигналов, через выходные шиныпоступают на соответствующие шиныотлаживаемой микроЭВМ. Таким образом,информация из управляющей микроЭВМзаписывается в память отлаживаемоймикроЭВМ. При чтении информации напамяти отлаживаемой микроЭВМ направление передачи адресных и управляющихсигналов остается таким же, как и врежиме записи, а направление передачи информационных сигналов изменяется на противоположное. Сигналы синформационных шин отлаживаемой микроЭВМ через блок элементов И 30 поступают на внутреннюю информационную .шину устройства отладки, а оттудачерез блок элементов И 15 они поступают в управляющую микроЭВМ.Коммутатор 19 управляющих сигналов реализует следующие логические функции: 5У 93=Х 90 Х 88 Х 87+Х 90 Х 88 Х 91,У 94=Х 90 Х 88 Х 87+Х 90 Х 88 Х 92,У 95=Х 90 Х 92 фХ 91,.У 96=Х 90 Х 88 фХ 87+Х 90 фХ 88 Х 89 Х 92.Для обмена информацией с внутрен ними узлами микропроцессоров отлаживаемой микроЭВМ в регистре 16 предварительно устанавливаются сигналы "Сброс" и "Блокировка", последний из которых включает блок 33 памяти 20 команд. После этого управляющая мик- роЭВМ записывает в блок 33 памяти команд программу, при помощи которой производится обращение к внутренним узлам микропроцессора отлаживаемой микроЭВМ. Адрес соответствующей ячей. ки блока памяти команд заносится в счетчик 26 сигналом с второго выхода дешифратора 9. Запись информации в блок памяти команд производится сиг налом выдачи информации управляющей микроЭВМ через элемент ИЛИ 25.После записи программы управляющая микроЭВМ снимает сигнал "Сброс" в регистре 16 и микропроцессор отлаживаемой микроЭВМ начинает выполнять программу, записанную в блоке памяти команд. Считывание информации из блока памяти команд производится через блок элементов И 34 сигналом приема информации отлаживаемой микроЭВМ, который поступает на второй вход блока элементов И 34 через элементИЛИ 17 и элемент И 18. Адрес опраши ваемой ячейки блока памяти команд увеличивается на 1 сигналом начала машинного цикла отлаживаемой микро- ЭВМ, поступающим на счетный входсчетчика 26. После появления натретьем выходе счетчика 26 сигнала высокого уровня через элемент ИЛИ 31 вырабатывается сигнал "Захват" для отлаживаемой микроЭВМ, После этого управляющая микроЭВМ может считать из блока памяти команд записываемое в коде выполнения программы содержимое внутренних узлов микропроцессора отлаживаемой микроЭВМ. Чтение информации производится аналогично режиму записи.После обмена информацией с внутренними блоками устройства отладки, памятью отлаживаемой микроЭВМ и внутренними узлами микропроцессора отлаживаемой микроЭВМ управляющая мик- роЭВМ переводит устройство отладки в режим прогона программы. Для этого в регистре 16 снимаются сигналы "Сброс", "Захват", "Блокировка" и устанавливается уровень лог. "1" сигнала "Готов". Микропроцессор отлаживаемого устройства начинает выполнять программу. Информация с шин отлаживаемой микроЭВМ через блоки элементов И 27-30 поступает на внутренние шины устройства отладки, с которых информация поступает на информационные входы блока памяти адресов и блока памяти данных, где она и запоминается. На адресные входы блока 4 памяти переадресации поступают сигналы с четырех старших шин отлаживаемой микроЭВМ, определяющие номер сегмента памяти. Для каждого сегмента памяти отлаживаемой микроЭВМ в блоке памяти переадресации хранится информация о том, запрещен ли он и о месте его расположения. Если сегмент памяти, номер которого установлен, защищен, то на выходе 73 блока 4 памяти переадресации устанавливается уровень лог. "1", который через элементы ИЛИ 24 и 31 вырабатывает сигнал "Захват", прекращающий выполнение программы микропроцессором отлаживаемой микроЭВМ. Если сегмент памяти находится в управляющей микроЭВМ, то на выходе 72 блока памяти переадресации устанавливается уровень лог. 1 , имитирующий прямой доступ к памяти управляющей микроЭВМ. Код номера сегмента памяти, к которому должно производиться обращение (старшие разряды адреса), появляется на выходах 71 блока памяти переадресации и поступает на входы блока элемен-. тов И 12, Младшие разряды адреса (не модифицируемые) поступают на входы блока элементов И 13. Сигнал с выхода 72 блока памяти переадресации стробирует .блоки элементов И 12-14 и разрешает прохождение сигналов адреса и сигналов синхронизации отлаживаемой микроЭВМ на соот 128213950 55 ветствующие шины управляющей микро- ЭВМ. Кроме того, он разрешает прохождение информационных сигналов с шин управления микроЭВМ на информационные шины отлаживаемой микроЭВМ через блок элементов И 30 в случае чтения и в противоположном направлении через блок элементов И 15 в случае записи информации в память управляющей микроЭВМ. Таким образом, если в бло- Ю ке памяти переадресации записано, что какой-либо сегмент памяти отлаживаемой микроЭВМ физически находится в базовой микроЭВМ, то отлаживаемая микроЭВМ производит прямой доступк 15 памяти управляющей микроЭВМ. Номер сегмента памяти, к которому производится прямой доступ, хранится в блоке памяти переадресации.На входы 98 и 99 блока 32 сравне ния поступают адресные сигналы отлаживаемой микроЭВМ. Они сравниваются с адресами точек останова прогона программы, заранее записанными в блок сравнения, При совпадении теку щего адреса, установленного на шинах отлаживаемой микроЭВМ, с адресом одной из точек останова на выходе блока сравнения вырабатывается сигнал уровня лог. "1", устанавливающий че рез элементы ИЛИ 24 и 31 сигнал "Захват" на шине отлаживаемой микроЭВМ. После этого управляющая микроЭВМ переводит устройство отладки в режим управления и производит анализ хода 35 выполнения программы, информация о котором записана в блоке памяти адресов и блоке памяти данных. Сигнал . "Захват" для отлаживаемой микроЭВМ вырабатывается и в том случае, если 40 произошло обращение к защищенному сегменту памяти (выход 73 блока памяти переадресации). Формула изобретения 45 Устройство для отладки программно-аппаратных блоков, содержащее коммутатор адреса, блок памяти переадресации, четырнадцать блоков элементов И, элемент 2 И-ИЛИ, коммутатор управляющих сигналов, блок синхронизации, первый и второй регистры, дешифратор, первый счетчик, блок памяти данных, блок памяти адресов, блок сравнения и два элемента ИЛИ, причем первый выход блока синхронизации соединен с тактовым входом дешифратора, с первым управляющим входом коммутатора управляющих сигналов и с первым входом груп пы входов синхронизации устройства, выход признака прямого доступа блока памяти переадресации соединен с первыми входами первого, второго и третьего блоков элементов И, с первым информационным входом коммута, тора управляющих сигналов, с первым входом элемента 2 И-ИЛИ и с вторым выходом группы выходов синхронизации устройства, выход третьего блока эле. ментов И соединен с третьим выходом синхронизации устройства, первый, второй и третий тактовые входы блока синхронизации, вход записи блока памяти переадресации, второй вход элемента 2 И-ИЛИ, первый вход записи первого регистра, второй информационный вход коммутатора управляющих сигналов, вход управления записью блока сравнения и первый вход четвертого блока элементов И обьединены с второй шиной синхронизации устройства, информационные входы блока памяти переадресации соединены с входной шиной данных устройств, с первым входом пятого блока элементов И, группой информационных входов констант блока сравнения, информационными входами первого и второго регистров и выходами шестого, седьмого и восьмого блоков элементов И, выходы первого и второго блоков элементов И соединены с первыми входами девятого и десятого блоков элементов И, входной шиной адреса устройства, с первым информационным входом сравниваемого числа блока сравнения, с входом запуска блока синхронизации, информационными входами счетчика, первыми входами седьмого и восьмого блоков элементов И, первыми информационными входами коммутатора адреса и вторым входом за.писи первого регистра, счетный вход первого счетчика через внутреннюю шину синхронизации подключен к второму входу третьего блока элементов И, выходуодиннадцатого блока элементов И, входу чтения блока памяти переадресации, третьему входу элемента 2 И-ИЛИ, входам записи блоков памяти адреса и данных, первый вход шестого блока элементов И через внутреннюю двунаправленную информационную шину соединен с выходом двенадцатого блока элементов И, информационными входами блока памяти данных, выход9 12821 тринадцатого блока элементов И через внутреннюю двунаправленную шину адреса соединен с вторым входом второго блока элементов И, выходом че" тырнадцатого блока элементов И, входом заиенения числа, вторым входом сравниваемого числа блока сравнения, вторыми информационными входами коммутатора адреса и информационныии входами блока памяти адреса, выход 10 девятого блока элеменгов И через выходную шину адреса устройства соединен с выходом десятого блока элементов И, первым входом тринадцатого и четырнадцатого блоков элементов, вы ходная информационная шина устройства подключена к выходу пятого блока элементов И и первому входу двенадцатого блока элементов И, выходная шина синхронизации устройства соеди нена с первым входом одиннадцатого блока элементов И, вторым управляющим входом коммутатора управляющих сигналов, первым и вторым информационными выходами первого регистра и тре тьим входом записи блока памяти переадресации, выход коммутатора адреса соединен с адресным входом блока памяти переадресации, первый выход дешифратора соединен с управляющгвг 30 входом коммутатора адреса и входом обращения .блока памяти переадресации, второй выход дешифратора соединен с четвертым входом элемента2 И"ИЛИ и третьим информационным входом коммутатора управляющих сигналов, третий выход дешифратора соединен с входом управления записи констант блока сравнения и третьим входом записи первого регистра, инверс ный вьгход дешифратора соединен с вторыми входами седьмого и восьмого блоков элементов И и входом записи счетчика, выход которого соединен с адресными входами блоков памяти данных и адресов, выходы которых соединены соответственно с третьими входами седьмого и восьмого блоков элементов И, тактовый выход блока синхронизации соединен с входом записи 50 второго регистра, выход которого соединен с информационным входом дешифратора, второй выход блока памяти переадресации соединен с вторым входом первого блока элементов И, выход элемента 2 И-ИЛИ соединен с вторым входом шестого блока эпементов И, первый выход коммутатора управляющих сигналов соединен с вторыми входами 39 10четвертого, девятого и десятого .локов элементов И, второй и третий выходы коммутатора управляющих сигналов соединены с вторыми входами пятого и двенадцатого блоков элементов И соответственно, четвертый выход коммутатора управляющих сигналов соединен с вторыми входами одиннадцатого1 тринадцатого и четырнадцатого блоков элементов И, выход блока сравнениясоединен с первым входом первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ, выход которого через выходную шину синхронизации соединен с выходом устройства, третий выход блока паияти переадресации подключен к второму входу первого элемента ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности, в него введены пятнадцатый блок элементов И, второй счетчик, блок памяти команд, третий и четвертый элементы ИЛИ и элемент И, причем второй выход дешифратора . соединен с входом записи второго счетчика, входная шина адреса устройства соединена с информационными входами второго счетчика, выходная шина синхронизации соединена со счетным входом второго счетчика, с первыми входами третьего и четвертого элементов ИЛИ, вторая шина синхронизации устройства соединена с вторыми входами третьего и четвертого элементов ИЛИ, выходы третьего и четвертого элементов ИЛИ соединены соответственно с первым входом элемента И и входом записи блока памятикоманд, выход которого соединен с первым входом пятнадцатого блока элементов И, выход элемента И соединен с вторым входом пятнадцатого блока элементов И, выход которого через выходную шину данньгх устройства подключен к выходу пятого блока элементов И, третий и четвертый выходы первого регисгра соединены соответственно с третьим входом первого элемента ИЛИ и вторым входом элемента И, четвертый выход первого регистра соединен с четвертым информационныи входом коммутатора управляющих сигналов и входом обращения блока памяти команд, выходы второго счетчика соединены с адресными входами блока памяти команд, выход старшего разряда второго счетчика соединен с вторым входом второго элемента ИЛИ, 11 1282139 12 выход шестого блока элементов И че- соединен с информа и ин ормационным входоь,рез входную шину данных устройства блока памяти команд.1282139 Л Р Сосактор С. Пекарь Тех витель И. Сигд В.Кадар РектоР Е, Сирохм каз О,нного ко тении и от Раушская оизводственно-полиграфическое предприятие, г, Ужгород П 68/48 Тираж 6 ВНИИПИ Государств по делам изобр 113035, Москва, Ж