Операционное устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 012 У 7/38 51) 4 ЕНИ а ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗОБ А ВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Институт проблем моделирования в энергетике,АН У СР72) М.Н,Кулик, В,Н,Белецкий, Ю,Б,Шуфчук, А,П,Павлусенко,1 Г.П.Карась, С.Ф.Семенови Н,М.Кузнецова53) 681325(0888)(56) Авторское свидетельство СССР М 758146, кл, 0 06 Р 7/38, 1979Вычислительные процессы и системы. М.: Наука,1983,вып.1,с.96,рис,5. (54) ОПЕРАЦИОННОЕ УСТРОИСТВО (57) Изобретение относится к области вычислительной техники и может быть использовано в составе универсальных или специализированных вычислительных машин для выполнения арифметикологических операций над операциями с пл вающей запятой. Цель изобретения- расширение функциональных воэможнос тей устройства в части дополнительного выполнения операций вычитания и деления над операндами с плавающей запятой, логических операций И, ИЛИ, НЕ, сложения по модулю два, а также повышение быстродействия эа счет асинхронного режима выполнения операций, Операционное устройство содер. жит регистр 1 кода операций, регист-. ры 2, 3 первого и второго операндов, первый и второй комбинационные сдвигатели 4, 5арифметико-логическое устройство 6 обработки мантисс, комбинационный умножитель 7, делитель 8, первый коммутатор 9, шифратор 10,чис ла нулей,нормалиэатор 1 1,арифметикологическое устройство 12 обработкипочО рядков,второи коммутатор 13,арифмети- щ ко-логическое устройство 14 коррекции порядка результата,регистр 115 резуль" тата иблок 16 управления с соответствующими связями. Операционное устройство производит арифметические и логические операции над операндами с.пла-, вающей запятой в асинхронномрежиме.4 ил.ими фИзобретение относится к вычислительной технике и может быть использовано в составе универсальных илиспециализированных вычислительныхмашин для выполнения арифметико-логических операций над операндами сплавающей запятой.Цель изобретения - .расширениефункциональных возможностей устройства в части дополнительного выполнения операций вычитания и делениянад операндами с плавающей запятой,логических операций И, ИЛИ, НЕ, сложения по модулю два, а также повышение быстродействия за счет асинхронного режима выполнения операций,На Фиг.1 изображена функциональнаясхема операционного устройства; наФиг,2 - функциональная схема сдвигателей устройства; на Фиг.3 - функциональная схема шифратора нулей устройства; на фиг,4 - функциональная схемаблока управления устройства.Операционное устройство содержитрегистркода операций, регистр 2первого операнда, регистр 3 второгооперанда, первый и второй комбинационные сдвигатели 4 и 5, арифметико-логическое устройство АЛУ) 6 обработки Шмантисс, комбинационный умножитель ,делитель 8, первый коммутатор 9, шифратор 10 числа нулей, нормализатор11, АЛУ 12 обработки порядков, второй коммутатор 13, АЛУ 14 коррекции.порядка результата, регистр 15 результата и блок 16 управления, причеми -разрядные выходы регистра 2 первого операнда (где и- число разрядовмантиссы операнда) соединены с первым информационным входом первогосдвигателя 4, с первым информационным входом умножителя 7 и с первыминформационным входом делителя 8, ивГразрядные выходы регистра 2 первого 45операнда (где пр - число разрядовпорядка операнда соединены с первыминформационным входом АЛУ 12 обработки порядков и с первым информацион-ным входом второго коммутатора 13, 50и-разрядные выходы регистра 3 второго операнда соединены с первым информационным входом второго сдвигателя 5, с вторым информационным входомумножителя 7 и с вторым информационным входом делителя 8, п-разрядныевыходы регистра 3 второго операндасоединены с вторым информационнымвходом АЛУ 12 обработки порядков и с вторым информационным входом второго коммутатора 3, третий информационный вход которого соединен с информационным выходом АЛУ 2 обработкипорядков и с вторыми информационнымивходами сдвигателей 4 и 5, выходыАЛУ 6 обработки мантисс, умножителя7 и делителя 8 соединены с информационными входами первого коммутатора9, информационный выход которого соединен с входом шифратора 10, первыминформационным входом нормализатора11 и с первым информационным входомрегистра 15 результата, выход старшего информационного разряда первогокоммутатора 9 соединен с входом переноса АЛУ 4 корректировки порядка результата и первым управляющим входомнормализатора 11, второй управляющийвход нормализатора 11 соединен свходами разрешения сдвигателей 4 и 5и с шиной 17 логической единицы устройства, первый информационный вход18 устройства соединен с информационным входом регистра 1 кода операции,вход разрешения записи которого соединен с первым входом 19 управленияустройства, информационный выход регистра 15 результата соединен с первыми информационными входами регист"ров 2 и 3 первого и второго операндов,второй информационный вход 20 устройства соединен с вторым информационнымвходом регистра 2 первого операнда,первый вход разрешения записи которого соединен с входом 21 разрешениязаписи по его первому информационномувходу, второй вход разрешения записирегистра 2 первого операнда соединенс входом 22 разрешения записи по еговторому информационному входу, третийинформационный вход 23 устройства соединен с вторым информационным входом.регистра 3 второго операнда, первыйвход разрешения записи которого соединен с входом 24 разрешения записипо его первому информационному входу,второй вход разрешения записи регистра 3 второго операнда соединен с входом 25 разрешения записи по его второму информационному входу, второйвход 26 управления устройства соединен с пусковым входом блока 16 управления, вход дешифрации кода операциикоторого соединен с выходом регистра1 кода операции, вход определениязнака операнда блока 16 управлениясоединен со знаковым выходом АЛУ 12обработки порядков, вход разрешениякоррекции порядка результата блока16 управления соединен с выходомстаршего информационного разряда первого коммутатора 9 и с первым информационным входом АЛУ 14 корректировки порядка результата, второй информационный вход которого соединен свыходом второго коммутатора 13, третий информационный вход АЛУ 14 корректировки порядка результата соединен с выходом шифратора 10 и с вторыминформационным входом нормализатора1.1, вход признака потери значимости 15мантиссы блока 16 управления соединен с выходом старшего разряда шифратора 10, управляющие входы первого ивторого сдвигателей 4 и 5 соединеныс первым и вторым выходами блока 16 20управления, третий выход которого соединен с управляющим входом АЛУ 12обработки порядков, четвертый выходблока 16 управления соединен с управляющим входом АЛУ 6 обработки мантисс, информационные входы которогосоединены с выходами сдвигателей 4 и5, управляющий вход второго коммутатора 13 соединен с пятым выходом блока 16 управления, шестой выход которого соединен с управляющим входомпервого коммутатора 9, тактовый входрегистра 15 результата соединен сседьмым выходом блока 16 управления,восьмой выход которого соединен с вхо" ЗБдом разрешения записи регистра 15 результата и с выходом 27 готовностиустройства, девятый выход блока 16управления устройства соединен с управляющим входом АЛУ 14 корректировки 40порядка результата, выход нормализатора 11 соединен с первым информационным входом регистра 15 результата,выход которого соединен с выходом 28результата устройства, выход старшего 45разряда шифратора 10 соединен с выходом 29 признака потери значимостимантиссы устройства, первый и второйвыходы АЛУ 14 корректировки порядкарезультата соединены с выходами 30 50и 31 признаков переполнения порядкаустройства, третий выход АЛУ 14 корректировки порядка результата соединен с вторым информационным входом регистра 15 результата, каждый из сдвигателей 4 и 5 содержит группу элементов И 32,элемент НЕ 33, дешифратор 34,группу элементов ИЛИ 35 и группу элементов И ИЛИ 36 с соответствующими св яз ями. Шифратор 10 нулей содержит группуэлементов НЕ 37, группу элементов ИЗБ и группу элементов ИЛИ 39 с соответствующими связями,Блок 16 управления содержит дешифратор 40, группу элементов ИЛИ41, группу элементов НЕ 42, группуэлементов И 43 и группу одновибраторов 44 с соответствующими связями.Устройство работает следующим образом,Запись кода операции осуществляет"ся в регистрепри наличии управляю.щего сигнала уровнем логической единицы на входе 18. Запись операндовосуществляется подачей их в регистры2 и 3 с входом 20 и 23 устройствалибо с выхода регистра 15 результата, Логические операции И, ИЛИ, НЕ,сложение по шой 2 выполняются призаписи в регистре 1 кодов 000, 001,010 и 011 соответственно. При этомблок 16 управления формирует. соответствующие выходные сигналы, в реэультате чего первый и второй операнды без изменения поступают через сдвигатели 4 и 5 на информационные входы АЛУ Ь, на управляющий вход которого поступает код выполняемой операции, На выходе АЛУ 6 формируется результат, который через коммутатор 9 поступает на первый вход регистра 15 и записывается в него по окончании выполнения операции, В младшие пр раз рядов регистра 15 записывается логический ноль, поскольку на третий управляющий) вход АЛУ 14 поступает код, по которому формируется уровень логического нуля на его выходе.Формирование сигнала готовности на выходе 27 устройства осуществляется следующим образом, С поступлением единичного сигнала на пусковой вход блока 16 управления запускается одно- вибратор 441, длительность отрицательного импульса на выходе которого равна времени выполнения логической операции, По окончании этого импульса результат записывается в регистр 15, а на выходе 27 Формируется сигнал уровнем логической единицы, свидетельствующий о готовности устройства к выполнению следующей операции.Сложение и вычитание над операциями А = М 2 Р", В = М 2 Р с плаваю052 5 1367щей запятой выполняется при записи врегистр 5 соответственно кодов 100 и10На управляющий вход АЛУ 12 поступает с третьего выхода блока 16 уп-равления сигнал, включая его в режимвычитания, На выходе АЛУ 12 формируется разность Р-Р, по знаку которойвключается один из сдвигателей 4 или5. Если знак Р -Р, равен "0" (число 1 ОР-Р положительное), то на выходах1 и 2 блока 16 управления формируютсясоответственно "0" и "1", приводя ксдвигу М .,Если знак Р -Рр равен "1"число Р-Рр отрицательное), то на 15выходах 1 и 2 блока 6 управленияформируются соответственно "1" и "0",приводя к сдвигу М. Сдвиг М ц или Мосуществляется вправо на число разрядов, равное модулю значения Р-Рр. В 20АЛУ 6 Формируется соответственно сумма или разность мантисс М и Мпоступающих с выходов сдвигателей 4и 5Результат с выхода АЛУ 6 черезкоммутатор 9 поступает на входы шифратора 10 числа нулей и нормализаторНа выходе шифратора О формируется код, равный числу последовательных нулей, начиная со старшего разряда входного слова, 30Этот код поступает на второй входнормализатора 1, на выходе которогоформируется нормализованное значениемантиссы значение старшего разрядаравно "1"), которое записывается в .старшие и разрядов регистра 15Присложении возможно, переполнение результата мантиссы (в старшем разрядеАЛУ формируется единица). В этом случае нормализация мантиссы осуществляется сдвигом результата мантиссына один разряд вправо с помощью нормализатора 11Порядок результата находится следующим образом, 45Если Р-РО, то на пятом выходе блока 16 управления формируетсякод 00 и через коммутатор 13 на второй вход АЛУ 14 поступает Р . ЕслиР-Р, с О, то на пятом выходе блока В 06 управления формируется код 1 О ичерез коммутатор 3 на второй входАЛУ 14 поступает РНа первый входАЛУ 54 поступает код с выхода шифратора 10 числа нулей, На третий входАЛУ 14 поступает код, включающий егов режим вычитания, если значениепризнака потери значимости мантиссы,формирующееся на втором выходе ши 4 г ратора 10 числа нулей, не равно единицеЕсли значение признака потеризначимости мантиссы равно единице,то на вход АЛУ 14 поступает код, покоторому на его выходе формируетсясигнал уровнем логического нуля,Если имеет место переполнение результата (значение единицы на выходестершего разряда коммутатора 9), тона третий вход АЛУ 14 поступает код,который осуществляет в АЛУ 14 сложение содержимого, поступающего навторой вход, с единицей, поступающейна вход переноса АЛУ 14. Результатс выхода АЛУ 14 записывается в.младшие пр разрядов регистра 15, В АЛУ14 осуществляется также формированиепризнаков отрицательного и положительного переполнения порядка результата, Время неготовности операций сложения и вычитания задается спомощью одновибратора 44,2 блока 16управления .Умножение с плавающей запятой надоперандами А = М 2", В = М 2" выполняется при записи в регистр 1 кода 110. В результате мантиссы Мд, Мцперемножаются с помощью умножителя7, с выхода которого результат черезкоммутатор 9 поступает на вход нормализатора 11 и шифратора 10 числанулей, Нормализация мантиссы произведения осуществляется так же, каки при выполнении сложения и вычитания, и записывается в старшие и разрядов регистра 15. Порядок определяется следующим образом, На третийвход АЛУ 12 с третьего выхода блока16 управления поступает код, включающий его в режим сложения порядков Ри Р, Значение Рр+Р ц через коммутатор 13 поступает на второй вход АЛУ14, включенного в режим вычитания, если признак потери значимости мантиссы не равен "1"В противном случаеАЛУ 14 включается в режим формирования логического нуля, Результат с выхода АЛУ 14 записывается в младшие прразрядов регистра 15Время неготовности выполнения операции умножениязадается с помощью одновибратора44,3 блока управления,Деление с плавающей запятой надоперандами А = Мд 2 ф, В = Мц 2 фвыполняется при записи в регистр 1кода 11, В результате мантисса Мделится на мантиссу М с помощью делителя 8, результат на выходе кото67012 8 1 О Операционное устройство, содержащее (и+п,)-разрядный регистр первого операнда, (л , и, - число разрядов мантиссы и порядка операндов), (и+пр)- 4 разрядный регистр второго операнда, первый и-разрядный сдвигатель, нервый информационный вход которого со-. единен соответственно с и-разрядными выходами регистра первого операнда и с входами первой группы и-разрядного умножителя, разрядные выходы первого сдвигателя соединены соответственно с входами первой группы арифметико-логического устройства 5 обработки мантисс, входы второй группы умножителя соединены соответственно с и-разрядными выходами регистра второго операнда, пр-разрядные выходы регистров первого и второго операндов соединены соответственно с входами первой и второй групп арифметико-логического устройства обработки порядков, нормализатор, первый 7 3 рого через коммутатор 9 поступает на вход нормализатора 1, Нормализация мантиссы частного осуществляется так же, как и при выполнении сложения и вычитания. Нормализованная мантисса частного записывается в,старшие п разрядов регистра 15, Порядок частного определяется следующим образом, На третий вход АЛУ 12 поступает с третьего блока 6 управления код, включая его в режим вычитания, Разность Р,-Р, с выхода АЛУ 2 через коммутатор 13 поступает на второй вход АЛУ 14, которое функционирует так же, как и при выполнении сложения и вычитания. С выхода АЛУ 14 порядок частного записывается в младшие пр разрядов регистра 15. Время неготовности задается с помощью одновибратора 444 блока 16 управления,Таким образом, введение в устройство новых элементов - регистра кода операции второго сдвигателя, делителя, двух коммутаторов, шифратора числа нулей, арифметико-логического блока коррекции порядка результата и распределителя управляющих сигналов к организация новых связей между элементами устройства позволяет расширить функциональные возможности уст ройства и повысить его быстродействие. 15 20 25 30 35 0 5 0 5 Формула изобретения информационный вход которого содержит и+1 разрядов, а выход соединен с и, информационными входами регистра результата, о т л и ч а ю щ е е с я тем, что, с целью расширения Функциональных воэможностей устройства в части дополнительного выполнения операций вычитания и деления над операндами с плавающей запятой, логических операций И, ИЛИ, НЕ, сложения по модулю два, а также повышения быстродействия за счет асинхронного режима выполнения операций, в него введены регистр кода операций, информационный, вход которого является первым информационным входом устройства, второй и-разрядный сдвигатель, первый информационный вход которого соединен с и-разрядными выходами регистра второго операнда, второй информационный вход второго .сдвигателя соединен с вторым информационным входом первого сдвигателя и с информационным выходом арифметико-логического устройства обработки порядков, управляю щий вход второго сдвигателя соединен с первым выходом блока управления, управляющий вход первого сдвигателя соединен с вторым выходом блока управления, разрядные выходы второго сдвигателя соединены соответственно с инФормационными входами второй группы арифметика-логического устройства обработки мантисс, пусковой вход устройства соединен с пусковым входом блока управления, вход дешифрации кода операции которого соединен с выходом регистра кода операции, вход определения знака операции блока управления соединен с выходом знакового разряда арифметико-логического устройства обработки порядков, вход разрешения коррекций порядка результата блока управления соединен с выходом старшего информационного разряда первого коммутатора и с первыми управляющими входами нормалиэатора.и арифметико-логического устройства корректировки порядка результата, вход признака потери значимости мантиссы блока управления соединен с первым выходом шифратора нулей и с выходом признака потери значимости мантиссы уст ройства, третий выход блока управления соединен с управляющим входом арифметико-логического устройства обработки порядков, четвертый выход блока управления соединен с управляю25 9 13670 щим входом арифметико-логического уст ройства обработки мантисс, пятый выход блока управления соединен с управляющим входом второго коммутатора, шестой выход блока управления соединен с управляющим входом первого коммутатора, седьмой выход блока управления соединен с тактовым входом регистра результата, восьмой выход 10 блока управления соединен с входом разрешения записи регистра результата и с выходом готовности устройства, девятый выход блока управления соедн" нен с управляющим входом арифметико логического устройства корректировки порядка результата, и-разрядный делитель, первый и второй информационные входы которого соединены соответственно с разрядными выходами ре О гистров первого и второго операндов, информационные входы первой группы первого коммутатора соединены соответственно с разрядными выходами арифметико-логического устройства обработки мантисс, информационные входы второй группы первого коммутатора соединены соответственно с разрядными выходами умножителя, информационные входы третьей группы первого ЗО коммутатора соединены соответственно с разрядными выходами делителя, информационный выход первого коммутатора соединен с информационным входом шифратора нулей, с первым информационным входом нормализатора и с первым информационным входом регистра результата, информационные входы первой группы второго коммутатора соединены соответственно с пр-разрядными выходами регистра первого операнда, информационные входы второй группы второго коммутатора соедииены соответственно с разряднымивыходами арифметико-логического устройства обработки порядков, информационные входы третьей группы второго коммутатора соединены соответственно с пр-разрядными выходами регистра второго операнда, второй выход шифратора нулей соединен с вторым информационным входом нормализатооа и с входами первой группыарифметико-логического устройствакоррекции порядка результата, входывторой группы которого соединены свыходами второго коммутатора, первыйи второй выходы арифметико-логического устройства коррекции порядкарезультата соединены с выходами признаков переполнения порядка устройства, третий выход арифметика-логического устройства коррекции результата соединен с и информационнымвходом регистра результата, выходкоторого соединен с информационнымвыходом устройства и с первыми(и+п)-разрядный вход регистра первого операнда соединен с вторым информационным входом устройства, второй (и+п )-разрядный вход регистравторого операнда соединен с третьиминформационным входом устройства,управляющий вход регистра кода операций соединен с первым управляющимвходом устройства, второй и третийуправляющие входы которого соединенысоответственно с управляющими входами регистра первого операнда, управляющие входы регистра второго операнда соединены соответственно с четвертым и пятым управляющими входамиустройстваа.гхред А.Кравчук Корректор И,Максимишинец4 Редактор Е.Коп аказ 684 Тираж 704 Государственного елам изобретений осква,:Ж, Рауш одписнСССР комитета и открыт ИИ и 13035,ая наб., д. 4 оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4