Операционное устройство

Союз СааетскккСоцкалксткческккРеспублик ПИЗОБРЕТЕНИЯ ц 697997 6 ) Дополнительное к авт, свкд-в)М. К с присоединением заявки дзрствяиьй еюттт СССР драк кзабрагтей я еткрктнй23) Приоритет еиь Рй 425.11.79 публиковано 15.11.79. Бел 3) УЙК 681.325 ГОЯ 8.8) Дата опубликования опксан(72) Авторы изобретени П. Доброхотов, Б. М. Иванов, М. В. Котел"ников, В, Я. Холманских и Т. Ф. Шапетько 1) Заявктел ОКБ "Импульс" 4) ОПЕРАЦИОННОЕ УСТРОЙС Изобретение относится к области вычислительной техники, в частности к операционным устройствам, и может быть использовано в процессорах различного назначения.Известно операционное устройство, содержащее информационные регистры, единичцые вхо ды триггеров каждого разряда которых подключены к выходам элементои И, блок приема информации, блок управления, элементы НЕ, элементы И с открытым коллектором 1Недостаток устройства состоит в том, что оно имеет ограниченные функциональные воз. можности.Наиболее близким к изобретению по технической сущности и достигаемому результату является операционное устройство, содержащее блок дешифрации команд, первый выход которого соединен с первым входом блока уп. равления, блок синхронизации, выход которого соединен со вторым входом блока управления, регистр результата, выход которого соединен с первым входом блока буферной памяти, первый коммутаор, первый и второй входы которого соелинсны выходами регист ров соответственно первого н второго операндов, сумматор, выход которого соединен спервым входом второго коммутатора, и датчикпараметров сдвига, выход которого соединенс управляющим входом регистра результата,причем выход блока буферной памяти соеди.нен со входом регистра нервого операнда ис первым входом регистра второго операнда,второй вход которого является информационным входом устройства, первый и второй вы.10ходы первого коммутатора соединены соответ.ственно с первым и вторьм входами суммато.ра, третий вход которого, вторые входы блокабуферной памяти и второго коммутатора, вхо.ды первого коммутатора и латника параметров 5сдвига соединены с первым выходом блока управления, выходы второго коммутатора и второй выход блока денгифрацнн комагщ соединены соответственно с разрялнымн входамирегистра результата и со вхолом блока синхро.20низации, а вход блока пенн+ранил колганд яв.ляется командным вхолсм усройства 2.Недостаток устройства с ",. ч 1 г в гом, чтооно имеет незначительное Гч , 1 ролсйсгвие.697997да, от которого начинается поиск единицы,задан и разрядах 27 в 3 регистра 4. Шифруемое число находится в регистре 5.Из регистра 5 побайтно читается шифруемое число. Разряд от которого идет поиск,опредепяется следующим образом: реэупьтатдешифрации старших разрядов параметра (разряды 27, 28) в дешифраторе 13 определяетномер байта, с которого начинается поиск еди 1 О ницы, а на основании дешифрации младшихразрядов (разрядов 29, 30; 31) регистра 4дешифратором 14 дпя поиска единицы поступают только те разряды байта, которые нахо.дятся.по направлению поиска. Реэупьтатом5 работы является двоичный номер первого не.нулевого (приоритетного) разряда от границыпоиска, если он есть. Общая совокупностьсигналов: номер байта избпока 3 управленияи сигналов с дешифраторов 13, 14 организуго ет поиск первой единицы в граничном байте.В случае отсутствия первого ненулевого разряда в граничном байте происходит поспедова.тельный поиск единицы в последующих байтах. Эта последовательность сигналов поступаетв формирователь 15, который формируеткод границы в байте, от которого ведетсяпоиск первого ненулевого разряда. В случаеобнаружения единицы на регистре 17 формируется двоичный код первого единичного разря.30 да в байте, в направлении поиска, Два старших разряда, определяющие номер байта, вкотором обнаружена единица, формируютсяблоком 3 управления. Занесение в регистр 11сформированного результата шифрации проис ходит через элементы И 18, 19. В случае от.7сутствия единицы в части слова от границыпоиска, при поспедоватепьном переборе всехстарших байтов, результат шифрации остаетсянулевым. Дапее, результат через коммутатор 9заносится по байтным информационным стробам записи в регистр 1 1 результата. Цель изобретения - повышение быстродей.ствия,Поставленная цепь достигается тем, что устройство содержит первый и второй дешифраторы, преобразователь порядка расположенияразрядов, регистр номера приоритетного раз.ряда, формирователь кода границы поиска итри эпемента И, причем третий выход первогокоммутатора соединен с первым входом первого эпемекта И и через преобраэоватепь порядкарасположения разрядов - со входом второгокоммутатора, четвертый выход первого коммутатора соединен со входами первого и второгодешифраторов, выходы которых соединены спервым входом формирователя кода границыпоиска, выход которого соединен со вторымвходом первого элемента И, вход и первыйвыход регистра номера приоритетного разрядасоединены соответственно с выходом первогоэлемента И и с первым входом второго эпемента И второй вход которого и первый входтретьего элемента И соединены со вторым выходом регистра номера приоритетного разряда,выход первого дешифратора соединен с третьимвходом биоа управления,"второй выход которого соединен со вторыми входами формирователякода границы поиска и третьего элемента И,а выходы второго де)иифратора, второго итретьего элементов И соединены со входомвторого кОммутатора.Структурная схема устройства представленана чертеже.Операционное устройство содержит блок 1дешифратора команд, блок 2 синхронизации,блок 3 управления, регистр 4 первого операщарегистр 5 второго операнда, первый коммута.тор 6, блок 7 буферной памяти, сумматор 8,второй коммутатор 9, датчик 10 параметровсдвита, регистр 11 результата, преобразователь12 порядка расположения разрядов, первый13 и второй 4 дешифраторы, формироватепь15 кода границы поиска, первый эпсментИ 16, регистр 17 номера приоритегного разряда, второй 18 и третий 19 эпементы И,командный 20 и информационный 21 входы.Операционное устройство работает спелую.щим образом.Операция "ШифрацияКоманда "Шифрация в сопровождении сигнапа "Команда готова" принимается в блок 1,запускается блок 2 синхронизации, блок 3 управпения вырабатывает сигналы обрашенияк блоку 7 (два поспецоватепьных запроса)и происходит чтение содержимого регистра 4,55затем содержимого регистра 5 с иоспедуюшейзаписью в регистр 4 первого операнда и регистр 5 второго операнда. Лапсе производитсяпобайтное выиопненис операции. Номер разряОперация Дешифрация.При выпопнении командыДешифрация происходит считывание операнда из блока 7 по адресу, содержацемуся в регистре 5, и запись в регистр 5. Через коммутатор 6 иятираз. рядный параметр поступает на вход дешифра. торов 13, 14. Два старших разряда дешифруются дешифраторол 1 13, выходы которого учасвуют в формировании стробов записи в регистррезультата и определяют номер байта, в который необходимо записать резупьтат дешифрации трех мпашиих разрядов парамет. ра, дешифрируемых пешифратором 14. Резупьтат дешифрации записывался в бпок 7 по адресу, содержащемуся в рп исгр 4.Операция "Рефпсксия"5 697997Выполнение операции "Рефлексияреализуется преобразователем 12 представляющим собой линейку вентилей, запайка выходов которыхпроведена зеркально относительно серединыбайта. Через первый коммутатор 6 рефлектируемый операнд подается на преобразователь 12,начиная с младшего байта. Занесение резуль.тата рефлексии производится в регистр 11результата стробированный управляющими сиг.аралами из блока 3 управления,10Изобретение по сравнению с известным устройством имеет более высокое быстродейст.вие. Действительно поиск единичного зн";.ченчябита от заданного начала отсчета с помощьюопераций "сдвига", "перехода условного", "перехода по счетчику" требует в реднем 3 х 32:2 48 операций над 32-х разрядными слонами. В изобретении для решения той же задачи требуется всего одна операция, Этз операция в 48 раз увеличивает быстродействие 20ненулевого бита. 40 При отсутствии операции "дешифрация" запись числа от 0 до 31 в таблицу битовых спецификацш с помощью операций "Вычитание 25 кодов, "переход условный, переход по счетчику" требует в среднем Зх 32:2= 48 операщ 4 й нзд 32-х разрядными словами. То есть эта операция в 48 раз увеличивает быстродействие записи числа в таблицу битовых спецификаций.Таким образом при наличии всего 1% от общего числа операций на шифрацию и дешифрацию тратится 50% эффективного быстродействия при отсутствии этих операций в списке З 5 команд,Формула изобретения Операционное устройство, содержащее блок дешифрации команд, первый выход которого соединен с первым входом блока управления, блок синхронизации, выход которого соеди 45 нен со вторым входом блока управления, ре. гистр результата, выход которого соединен с первым входом блока буферной памяти, первый коммутатор, первый и второй входы которого соединены с выходами регистров соот 50 ветственно первого и второго операндов, сум. матор, выход которого соединен с первым входом второго коммутатора, и датчик пара.метров сдвига, выход которого соединен с управляющим входом регистра результата, прием выход блока буферной памяти соединенсо входом регистра первого операнда и с первым входом регистра второго операнда, второй вход которого является информационнымвходом устройствз, первый и второй выходь 1первого коммутатора соединены соответствен.но с первым и вторым входами сумматора,третий вход которого, вторые входы блокабуферной памяти и второго коммутатора, входы первого коммутатора и датчика параметровсдвига, соединены с первым выходом блокауправления, выходы второго коммутатора ивторой выход блока дешифрации команд соединены соответственно с разрядными входамирегистра результата и со входом блока синхронизации, з вход блока дешифрации командявляется командным входом устройства, о тл и ч г ю щ е е с я тем, что, с целью по.вышения быстродействия, оно содсржцт пер.вый и второй дешифрзторы, преобразовательпорядка расположения разрядов, регистр но.мера приоритетного разряда, формирователькода границы поиска ц трц элемента И, причем третий выход первого коммутатора соединен с первым входом первого элемента Ии через преобразователь порядка расположенияразрядов - со входом второго коммутатора,четвертый выход первого коммутатора соединен со входами первого и второго дешифра.торов, выходы которых соединены с первымвходом формирователя кода границы поиска,выход которого соединен со вторым входомпервого элемента И, вход и первый выходрегистра номера приоритетного разряда соединены соответственно с выходом первогоэлемента И и с первым входом второго элемента И, второй вход которого и первыйвход третьего элемента И соединены со вторым выходом регистра номера приоритетногоразряда, выход первого дешифраторз соединенс третьим входом блока управления, второйвыход которого соединен со вторым входамиформирователя кода границы поиска и третьего элемента И, з выходы второго деддсифратора, второго ц третьего элементов И соедние.ны со входом второго коммутатора.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство С(ТР У 481899,кл. 6 06 Г 15/00, 1975,2. Абонентский пункт АГ 1 4, 1.С - 8504,ПТ 1 320,114. ТО с. 46, рцс. 5 (прототип),697997 Составитель Ф. Шагиахметов1 ехред М. Петко Корректор Т. СкворцоваРедактор Э. 1 убнидкая Заказ 6929/34Тираж 780 Почпи ное ИНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раугнская наб, ц. 4/(Филиап ППП "Патент, г, Ужгород, уп. Проектная, 4