Операционное устройство с самоконтролем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 119) 111 23/02 1311 Ц Я Е ИЗОБРЕТЕН ОРСНО АМ 3 ома ке и вычислительнои технике и мбыть использовано при созданииройств для обработки цифровых дЦель изобретения - повышение доверности контроля устройства. Уство содержит шину 2 контрольно ельство СС 7/00, 1976 ьство СССР7/00,1984 23 26 ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ(54) ОПЕРАЦИОННОЕ УСТРОЙСТВО СКОНТРОЛЕМ(57) Изобретение относится к а жет станных тотрой ин1 33954 б оставитель Н,Горбуноваехред М,Ходанич Корректор А,Обручар ктор И.Горн Заказ 4222/38 Тираж б 72 ВНИИПИ Государственного по делам изобретений 35, Москва, У(-35, Раушсодпис комитета ССоткрытий 13 наб., д од, ул.11 роектная,роизводственно-полиграФическое предприятие,ц 5 .5 1 О 15е 5. формации, элемен Н 3, - 3 первойгруппы, элементы И 4 -.1 второй группы, настроечный вход 5, управляющийвход 6, элементы ИЛИ 7, -7, первойгруппы, арифметические блоки 8,-8 1второй информационный вход 9, второйинформационный выход 10, адресныйвход 11, шину 12 ввода тестовой инФормации, элементы И 13-3, третьейгруппы, элементы И 14-14 четвертойгруппы, элементы НЕ 15, - 15 первойгруппы, элементы И 16 в , пятойгруппы, элементы И 17, - 17 шестой Изобретение относится к автомати.ке и вычислительной технике и можетбыть использовано при построенииустройств для обработки цифровыхданных,Цель изобретения - повышение достоверности контроля устройства.На Фиг 1 представлена блок-схемапредлагаемого устройства; на фиг,2блок в схе арифметического блока;на фиг,З - Формат команды; на фиг,4и 5 - временные диаграммы работыузлов синхронизации арифметическогоблока; на фиг 6 - зависимость достоверности косвенного контроля от степни коррелированности отказов и числаконтрольных элементов,Устройство состоит из модуля,1выполненнЬго в виде кристалла интегральной схемы, который содержитшину 2 контрольной информации, элементы И 3, -3 первой группы и 4второй группы, настроечный 5 иуправляющий 6 входы, элементы ИЛИ7, - 7 первой группы, арифметическиеблоки 8,-8 , второй информационныйвход 9 и второй информационный выход 10, адресный вход 11, шину 12ввода тестовой информации, элементыИ 3, в 1 третьей группы и 14,14четвертой группы элементы НЕ15, - 15 первой группы, элементыИ 16, - 16 пятой группы и 17 - 17шестой группы, элементы НЕ 18, в 8второй группы, а также элементы И19, - 19, седьмой группы, группа элементов 20-20 сравнения, элементруь, пеметы 1 Е 18 - 18 з втоойгрушы, элементы И 19, - 19 седьмойгруппы, группу з.деентов 20-20 сравнения, элемент И 21, второй элементИЛИ 22, первый управляющий вход 23,четвертый элемент ИЛИ 24, третий элемент ИЛИ 25, второй управляющий выход 26, элементы НЕ 27,-27, третьейгруппы, элементы И 28-28 восьмойгруппы, элементы И 29, -29 третьейгруппы, элемент сравнения 30, элементы ИЛИ 31,-31, второй группы, мажоритарный элемент 32, б ил,2И 21, второй элемент ИЛИ 22, первый управляющий выход 23, четвертый 24 и третий 25 элементы ИЛИ, второй управляющий вход 26, элементы НЕ 27, 27 третьей группы, элементы И 28, -28 восьмой группы и 29, -29 девятой группы, элементы 30 сравнения, элементы ИЛИ 31, -31 второй группы, мажоритарный элемент 32, первый элемент ИЛИ 33, настроечные входы 34,35, -35 ; 36 -36 ; 37, - 373 , 38 -38 зАрифметический блок содержит (Фиг,2) первый предварительный регистр 39,цанных, первый регистр 40 данных, первый элемент И 41, регистр 42 адреса, второй элемент И 43, первый регистр 44 результата, первый 45 и второй 46 узлы синхронизации, третий элемент И 47, универсальный комбинационный сумматор 48, четвертый элемент И 49, второй регистр 50 результата, второй предварительный регистр 51 данных, второй регистр 52 данных, пятый элемент И 53, запоминающее устройство (ЗУ) 54 тестовыхпрограмм, закольцованные сдвигающие регистры 55-55 с последовательной выдачей, шестой элемент И 56, одноразрядный регистр 57 признака, регистр 58 кода операции, первый элемент ИЛИ 59, седьмой элемент И 60,трехразрядный регистр 61 признака,элемент НЕ 62, регистр 63 команды,элемент 64 сравнения, регистр 65 номера арифметического блока. Нри этом9546НЕ 62, выход которого подключен кпервому входу элемента И 56, второйвход которого подключен к выходам 133 входы арифметического блока 8 подключены к информационным входам регистра 39, управляющий вход которого подключен к управляющему входу реб гистра 51 и выходу узла 45 синхронизации, информационные выходы регистров 39 и 51 подключены к информационным входам регистров 40 и 52 соответственно, а управляющие выходы регистров 39 и 51 - соответственно к первому и второму входам узла 46 синхронизации, выход которого подклю. чен к управляющим входам регистров 40 и 52, к тактирующим входам регистров 55,-554 ЗУ 54 и первому входу элемента И 47, второй вход ко" торого подключен к выходу одноразрядного регистра 57, а выход - к управ"- ляющему входу регистра 58, выходы которого подключены к управляющим входам комбинационного сумматора 48, первые и вторые входы операндов которого подключены к выходам элементов И 41 и 53 соответственно, причем 25 первые входы элементов И 41 и 53 подключены соответственно к выходам регистров 40 и 52, а их вторые входык первым и вторым выходам регистра 61, при этом первый выход последнего подключен к первому входу элемента И 43, первому входу узла 45 синхронизации и третьему входу узла .46 синхронизации, второй выход этого регистра - к первому входу элемента И 49, к второму входу узла 45 синхронизации и к четвертому входу узла 46 синхронизации, вторые входы элементов И 43 и 49 подключены к информационному выходу комбинационного сум матора 48, который также подключен к регистру 42 адреса, соединенному с выходом 10 арифметического блока, а их выходы - к входам регистров 44 и 50 соответственно, управляющие вы ходы которых подключены к третьему и соответственно четвертому входам узла 45 синхронизации, а информационные - к соответствующим информационным выходам арифметического блока 8, при этом управляющий вход регистра 42 подключен к первому выходу регистра 63, второй выход которого подключен к входу регистра 61, третий выход которого подключен к первому вхо ду элемента И 60 и входу элемента сдвигающих закольцованных регистров55,-55 4 и ЗУ 54, а выход - к первому входу элемента ИЛИ 59, выход которого подключен к входу регистра 58,а второй вход - к выходу элемента И60, второй вход которого подключенк третьему выходу регистра 63, четвертый выход которого подключен квходу одноразрядного регистра 57,причем информационный вход регистра63 подключен к входу 34 и первомувходу элемента 64, второй вход которого подключен к выходу регистра 65,а выход - к управляющему входу регистра 63, информационные входы регистров55-55+ блока 54 подключены к входу 12,формат команды (фиг,3) предусматривает пять полей: НЭ " поле номераарифметического блока 8, КОП - кодоперации, ПС - поле запрета (разрешения) сигналов начала операции, навыполнение которой настроен данныйарифметический блок, ПВ - поле выбора,А - адресное поле, ПК - поле коммутации. Поле НЭ служит для указания номера арифметического блока, для, которого предназначается данная команда. Поле КОП используется для задания кода операции, на выполнение которой настраивается данный арифме., тический блок, Список возможных операций, на выполнение которых может быть настроен арифметический блок, включает операции пересылок, арифметические, логические и разовые операции, операции условных переходов, Поле ПС используется для управления подачей сигналов начала выполнения операций, При ненулевом значении ПС выполнение операций начинается после окончания записи операндов на выходные регистры 40 и 52 при наличии сигнала разрешения, который является для комбинационного сумматора 48 синхронизирующим.При ненулевом значении ПС синхронизирующий сигнал игнорируется, Поле ПВ используется для задания характера обмена следующим образом:ПВ= 1339 546011, операция выполняется с использованием адресногополя;101, операция выполняется с использованием коммутационного поля;111, операция выполняется с использованием адресного икоммутационного полей;100, разовые операции (тестовыекоманды).Адресное поле используется для задания адреса при выполнении адрес ных команд.Поле коммутации ПК используется для коммутации арифметического блока в модуле 1 операционного устройства, В этом поле задаются сигналы, котов 20 рые при расшифровке команды поступают на входы 35,-38,; 35 -38 35,-38,.Устроиство работает следующим образом, 25Перед началом работы на вход 5 операционного устройства подаются управляющие сигналы и команды солтветствующие программе выполненияфункции Г В случае использования 30косвенного контроля модуля операционного устройства на вход 6 устройстваподается сигнал "0", С помощью управляющих сигналов, поступающих навходы 34,-37,; 34 -37; 34- 37 в 35операционном устройстве происходит выделение контрольных и рабочихарифметических блоков, Коммутациирабочих арифметических блоков 8 операционного устройства также определяются управляющими сигналами, поступающими на входы 35,-38,; 35 - 3835,-38, В таблице даны значенияуправляющих сигналов, подаваемыхна эти входы для выделения контрольных и рабочих арифметическихблоков модуля 1 и задания реюма работы рабочих арифметических блоков(параллельный или последовательный) .Контрольные арифметические блоки используются для косвенного контролямодуля, так как наличие корреляционных связей между отказами различныхдолей кристалла модуля делает возможным применение косвенного контроля 55 При контроле модуля соответствующие контрольные арифметические блоки 8 используются для выполнения тесто 1вой программы, Иа вход 2 подаетсяконтрольная информация, которая череЗсоответствующие элементы И 3 и ИЛИ 7поступает на вход арифметическогоблока 8, являющегося контрольным длямодуля данного операционного устройства, С выхода контропьного арифметического блока 8 информация черезсоответствующие элементы И 13 иИЛИ 17 попадает на вход элемента 20сравнения, на другой вход которого свхода 2 через элемент И 19 такжепоступает контрольная информация. Вслучае совпадения информации данныймодуль расценивается как исправный,и с прямого выхода элемента 20 сравнения выдается "1", а с инверсного1011. В состоянии исправности на входыэлемента И 21 поступает "1", котораячерез элемент ИЛИ 22 выдается навыходы 23, при этом на входы элементаИЛИ 24 поступает "0", который черезэлемент ИЛИ 25 проходит на выход26. В случае несовпадения информацииданный модуль расценивается как неисправный, и с прямого выхода элемента 20 сравнения выдается "0", который через элементы И 21 и ИЛИ 22поступает на выход 23, а с инверсного выхода элемента 20 сравнения выдается "1", которая через элементыИЛИ 24 и 25 поступает на выход 26.Выходы 23 и 26 операционного устройства используются для индикации егосостояния исправности,Тестовая программа, используемая для контроля контрольных арифметических блоков 8 модуля 1, выполняется независимо от штатной работы арифметических блоков 8 данного операционного устройства, Способы построения тестовых программ могут быть различными, В частности, тестовая программа может быть сравнима по своей сложности с контрольной провероч 1339546ной программой ЦВМ (охватывая все узлы контрольных арифметических блоков операционного устройства), Дос. товерность косвенного контроля моду 5 ля 1 пропорционально зависит от числа контрольных арифметических блоков модуля, а именно;чем больше арифметических блоков контролируется, тем вьппе достоверность контроля всего 10 модуля 1.При организации параллельного функционирования рабочих арифметических блоков 8 входная информация . с первых информационных входов опе рационного устройства через соответствующие элементы И 4 (где К = 1, 2,3) и ИЛИ 7 поступает на входы арифметических блоков 8, с выходов которых информация через элемен.20 ты И 13и 16поступает на . входы соответствующих элементов И 28 и 29, и, поскольку с управляющего входа 6 подается "0", блокирующий элемент И 29, информация с выхода 25 элемента И 16, через элементы И 28и ИЛИ 31 выдается на первые информационные выходы операционного устройства. В этом случае в операционном устройстве может выполняться 30 параллельная поразрядная обработка входного слова, соответствующая какой- либо элементарной операции при выполнении потоковой функции.- 35При организации последовательного функционирования арифметических .блоков 8 операционного блока устройства входная информация через элементы И 4 и ИЛИ 7 поступает на вход 40 рабочего арифметического блока 8с выхода которого информация через элементы И 14 к и ИЛИ 7 поступает на вход следующего рабочего арифметического блока 8, 45 информация с выхода последнего рабочего арифметического блока 8 через элементы И 13 , 16 , 28 и ИЛИ 31 выдается на соответствующий первый информационный выход опе рационного устройства, В этом случае в последнем может быть выполнена более сложная последовательная обработ-. ка входного, слова, соответствующая какой-либо операции при выполнении потоковой функции,Кроме того, в устройстве предусмотрена возможность контроля операционного устройства, которая является более эффективным, чем косвенныйконтроль при малой степени коррелированности отказов. При мажоритарномконтроле реализуется однопотоковаяобработка информации, когда одна ита же информация обрабатывается параллельно и независимо на трех (вданном случае) арифметических блоках8,-8 , выходы которых подключены через соответствующие элементы И 29к входам мажоритарного элемента 32.При этом на входы 35 у 36 у 3738 уподаются соответственно сигналыторых осуществляется параллельнаяи независимая работа арифметическихблоков 8-8. На вход 6 подаетсясигнал "1", с помощью которого осуществляется блокировка выдачи результата вычисления с выхода арифметических блоков 8, -8 в первые информационные выходы операционного устройства через элементы И 28,-28 ипроизводится выдача результатов вычисления через элементы И 29, -29 э насоответствующий вход мажоритарногоэлемента 32, с выхода которого результат вычислений через элементыИЛИ 33 и 31,-31 выдается на первые информационные выходы операционного устройства. При этом в случаенесовпадения результатов вычислений,выдаваемых с арифметических блоков8,-8, операционное устройство расценивается как отказавшее, с прямогои инверсного выходов элемента 30сравнения выдаются соответственносигналы "1" и "0", которые через элементы ИЛИ 22 и 25 попадают на выходы23 и 26 операционного устройства.При совпадении результатов вычислений арифметических блоков 8 -8операционное устройство расценивается как исправное, с прямого и инверсного выходов элемента 30 сравнениявыдаются соответственно сигналы "0"и "1", которые через элементы ИЛИ 22и 25 попадают на выходы 23 и 26 операционного устройства. Арифметический блок 8 работает сле"дующим образом,Перед началом штатной работы врегистр 65 заносится математическийномер данного арифметического блока,через вход 12 в блок 54 записываетсятестовая программа так, что в первых разрядах регистров 55,-55 со 1339546держится первое командное слово программы, второе и т,д, В процессе штатной работы через вход 34 на регистр 63 записывается команда, при этом на первый вход элемента 64 сравнения поступает информация, содержаща- яся в поле НЭ данной команды. При совпадении номера, записанвого в регистре 65,и номера, содержащегося в по ле НЗ, с выхода элемента 64 сравнения на управляющий вход регистра 63 выдается сигнал, который является разрешающим для выдачи команды, записанной в регистре 63 на дальнейшее ис полнение. В противном случае команда игнорируется.При наличии только разрешающего сигнала с выходов регистра 63 выдает- . ся содержимое полей ПС, КОП, ПВ и А 20 данной команды, В режиме вычислений с третьего выхода регистра 61 выдается единица, которая открывает элемент И 60, и код операции через элементы И 60 и ИЛИ 59 проходит на регистр 25 58, при этом с выхода НЕ 62 на первые входы элементов И 56 поступает нулевой сигнал, который блокирует выдачу тестовой информации из ЗУ 54 тестовых программ через элементы ИЛИ 59 30 в регистр 58, Входной операнд, поступающий из соседнего АУ, принимается на регистр 52, а информация, поступающая с входа 9 - на регистр 39, после чего при наличии разрешающего сигнала, вызываемого с выхода узла 45 синхронизации, с выходов регистров 39 и 51 соответственно на первый и второй входы узла 46 синхронизации выдается сигнал окончания приема опе рандов, а информация, записанная в этих регистрах, переписывается соответственно в регистры 40 и 52, откуда, при наличии разрешающего сигнала, выдаваемого с выхода узла 46 синхро. - низации, информация через элементы И 41 и 53 соответственно поступает в универсальный комбинационный сумматор 48, При этом сигнал, выдаваемый узлом 46 синхронизации через элемент И 47 поступает на управляющий вход регистра 58, с выхода которого код операции поступает на командные входы комбинационного сумматора 48 после чего производится необходимая операцияоПри наличии ПС=О выдача сигнала с выхода элемента И 47 блокируется,. Подобная возможность ра.сценивается как необходимая при организации операций ожидания по условию, При ПВ=011с второго выхода регистра 61 выдаетсянулевой сигнал, который поступает напервый вход элемента И 49 и на второй вход элемента И 53, тем самымблокируются поступление информации насумматор 48 из соседнего арифметического блока и выдача результата обработки через регистр 50 в следующийза ним арифметический блок. С первоговыхода регистра 61 выдается единичныйсигнал, который поступает на первыйвход элемента И 43 и на второй входэлемента И 41, тем самым разру шаются поступление информации насумматор 48 и. выдача результата обработки через регистр 44 на выход 11АУ, Кроме того, с помощью сигналов,выдаваемых с первого и второго выходов регистра 61, формируется временная диаграмма работы узлов 45 и46 синхронизации фиг.4 и 5) соответственно,Аналогично при ПВ=101 происходятразрешение приема обрабатываемой информации на сумматор 48 из соседнего АУ и выдача результата обработкив следующий за ним арифметическийблок, при этом блокируются пути приема информации, поступающей с выхода9 и выдача результата на вход 11.Прием входных операндов из соседнегоарифметического блока, а также навход 9, и выдача результатов в следующий арифметический блок, а такжена выход 11 могут быть реализованыпри ПВ=111, Регистр 42 адреса используется при формировании диаграммы вадресных командах, при этом выдачаадреса с него осуществляется черезвыход 10 арифметического блока, Поокончании выполнения операции с выхода сумматора. 48 результат черезэлементы И 49 и 43 и в зависимостиот признака ПВ записывается в регистры 44 и 50 соответственно, По завершении записи с управляющих выходоврегистров 44 и 50 на входы узлов 45синхронизации, временная диаграммаработы которого формируется с по"мощью признака ПВ, поступают единичные сигналы, При этом с выхода узла45 выдается разрешающий сигнал, который поступает на управляющие входырегистров 39 и 51. В результате этого, из регистров 39 и 51 происходитвыдача очередных операндов11 1339В процессе тестовой проверки арифметического блока с третьего выхода регистра 61 выдается нулевой сигнал, который поступает на первый вход элементов И 60 и блокирует выдачу в5 регистр 58 кода операции, хранящегося в регистре 63, при этом с выхода элемента НЕ 62 выдается единичный сигнал, который поступает на первый вход элемента И 56, и тем самым разрешает выдачу из ЗУ 54 тестовой программы, которая через элемент ИЛИ 59 записывается на регистр 58.В режиме проверки на вход 2 опера ционного устройства подается заранее выбранная тестовая последовательность, элемент которой является для сумматора 48 операндом, Работа ариф- . метического блока в этом случае такая 20 же, как и в режиме вычислений. По завершении выдачи операнда из регистра 51 н регистр 52 с выхода узла 46 синхронизации выдается сигнал, кото-, рый является импульсом сдвига для .закольцованных сдвигаюших регистоов 55 -55, В результате этого с выхода ЗУ 54 через элементы И 56 и ИЛИ 59 в регистр 58 записывается очередное командное слово тестовой програм мы и затем аналогично выполняется.формула изобретенияОперационное устройство с самоконт-З 5 ролем, содержащее первые информационные выходы по числу и первых информационных входов, элементы И первой грулпы, подключенные первыми нходами к настроечному входу устройства, 40 вторыми входами - к шине "Контрольная информация" устройства, а выходами - к первым входам соответствующих элементов ИЛИ первой группы, соединенных вторыми входами с выходами 45 соответствующих элементов И второй группы, а выходами - с первыми входами соотнетствующих арифметических блоков, каждый из которых подключен вторым, третьим и четвертым входами соответственно к соответствующему настроечному входу устройства, к шине ввода тестовой информации и квторому информационному входу устройства, а первым, вторым и третьим выходами соответственно - к второму информационному выходу устройства, к адресному выходу устройства и к первым входам соответствующих элементов 54612И третьей и четвертой групп, причемвторые входы элементов И третьей груп пы подключены к настроечному входуустройства и через соответствующийэлемент НЕ первой группы к второмувходу соответствующего элемента И четвертой группы, а выходы элементов И третьей группы связаны с первыми входами соответствующих элементов И пятой и шестой групп, причем вторыевходы элемента И пятой группы подключены к настроечному входу устройства и через элементы НЕ второй группы - к вторым входам соответствующих элементов И четвертой группы и к первым входам соответствующих элементов И седьмой группы, каждый элемент И седьмой группы соединен вторым входом с шиной контрольной информации устройства, а выходом - с первым входом соответствующего элемента сравнения, подключенного вторым входом к выходу соответствующего шестого элемента И шестой группы, а прямым выходом - с входом элемента И, причем третий вход первого элемента ИЛИ первой группы подключен к выхо. - ду и-го элемента И четвертой группы, третий вход 1-го элемента ИЛИ (где 1 = 2,3,п) первой группы подключен к выходу (1-1)-го элемента И четвертой группы, о т л и ч а ю щ ее с я тем, что, с целью повышенияВдостоверности контроля, в него введены элементы И восьмой и девятой групп, элементы НЕ третьей группы, элементы ИЛИ второй группы, первый, второй, третий и четвертый элементы ИЛИ, элемент сравнения и мажоритар" ный элемент, первые входы элементон И восьмой и девятой групп подключены к выходу соответствующего элемента И пятой группы, причем выход элемента И девятой группы связан с соответствующими входами элемента сравнения и мажоритарного элемента, а второй вход - с управляющим входом устройства, первым входом первого элемента ИЛИ и через соответствующий элемент НЕ третьей группы с вторым входом соответствующего элемента И восьмой группы, подключенного выходом к первому входу соответствующего элемента ИЛИ второй группы, соединенного нторым входом с выходом первого элемента ИЛИ, подключенного вторым входом к выходу мажоритарного элемента, а прямой и инверсный выходы элемента13 133954 бсравнения связаны с первыми входами го элементаИЛИ, соединенного вхоцасоответственно второго и третьего ми с инверсными выходами элементов элементов ИЛИ, выходы которых являют- сравнения группы, выходы элементов ся управляющими выходами устройства, И второй группы являются первыми а вторые входы подключены к выходам5информационными в ыходами устрой- соответственно элемента И и четверто- ства.