Патенты с меткой «обнаружением»

Номер патента: 955074

Опубликовано: 30.08.1982

Авторы: Иванов, Смородинский

МПК: G06F 11/18

Метки: импульсов, обнаружением, ошибок, распределитель

...которого установки в О тактируемого КЯ-триггера, вход установки в 1 которого является управляющим входом распредеителя, синхровход которого соединен с синхровходом тактируемого КЬ-триггера,На чертеже приведена схема предлагаемого распределитея.Распределитель импульсов с обнаружением ошибок содержит регистр 1 сдвига, элемент ИЛИ 2, элемент ИЛИ-НЕ 3, магер 5 и элемент И 6.Распределитель работает следующим образом.В исходном состоянии, при отсутствии ошибок, в регистре 1 хранится и, по мере поступления на вход синхронизации распределителя тактовых импульсов, сдвигается по направению к выходу и регистра 1 одна и только одна единица. Пока эта единица 15 20 25 Зо 35 4находится на любом из выходов регистра 1, кроме выхода и, она поступает...

Номер патента: 955197

Опубликовано: 30.08.1982

Авторы: Горшков, Рябуха

МПК: G11C 11/00

Метки: запоминающее, обнаружением, ошибок

...состОянии регистры 2-4, а также реверсивный счетчик 13 обнулены, В режиме записи код адреса и 60 код записываемого слова подаются соответственно на входы регистра 4 и, через группу элементов ИЛИ б, на входы регистра 2 и производится запись слова в соответствующую ячейку нако пителя 1, Одновременно код адреса и код записываемого слова подаются соответственно на сумматор 7 и, через элементы ИЛИ 5 на сумматор 8, которые вырабатывают бйты четности адреса и записываемого слова, Биты четности объединяются сумматором 9 в результирующий бит. С управляющего входа 14 на вход элемента НЕ 11 при этом поступает нулевой сигнал. Следовательно, на выходе элемента НЕ 11 при этом будет единичный уровень. В случае единичного значения результирующего бита...

Номер патента: 959167

Опубликовано: 15.09.1982

Автор: Конопелько

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...44 и восьмой 45 и девятый 46 элементы ИБлок местного управления содержит десятый 47 и одинадцатый 48 элементы И й вторую группу элементов памяти 49. Первый дополнительный накопительсодержит первый регистр 50 сдвига,двенадцатый 51, тринадцатый 52 ичетырнадцатый 53 элементы И, шестойэлемент ИЛИ 54, третью группу эле 5 ментов памяти 55, пятнадцатый 56 ишестнадцатый 57 элементы И.Второй дополнительный накопительсодержит четвертую группу элементовпамяти 58, второй, регистр 59 сдни 10 га, семнадцатый 60, восемнадцатый 61,девятнадцатый 62 и двадцатый 63 эле 1менты И, седьмой элемент ИЛИ 64 и,двадцать первый элемент 65.На чертеже обозначены установочный15 вход 66 и выход 67 устройства.Количество слов, хранимых в элемен.тах памяти 55 и 58,...

Номер патента: 970475

Опубликовано: 30.10.1982

Авторы: Касиян, Кейбаш

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...ИЛИ21 и элементы И 22,Устройство работает следующим образом,Накопитель 1 выполнен в виде нескольких зон 1- 1, 1- 2, 1-и, каждая изкоторыхсодержит определенное числослов и имеет контрольный код, запомненный по фиксированному адресу, апо разрядам контрольных кодов в своюочередь определяется их контрольныйкод и также запоминается по фиксированному адресу,Одна из зон памяти выполнена резервной, емкость резервного поля памяти определяется по интенсивностиотказов элементов памяти и периодамашинного времени между вмешательствами извне (например, замена отказавших элементов при технологическихобслуживаниях) или всего требуемогофонда машинного времени, если вмешательства извне невозможны.При отсутствии ошибки в считанномслове блок 4 обнаружения...

Номер патента: 999114

Опубликовано: 23.02.1983

Авторы: Бондаренко, Брянцев, Тафинцев, Титов

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, оперативное, ошибок, типа

...и в случае ошибки выдает сигнал на входы элементов И 7 и на вход элемента И 35. Кро- ме того, считанная информация анализируется элементами И 12 и элементами ИЛИ-НЕ 21 по синхронизирующему их срабатыванию, второму стробирующему сигналу, поступающему на третий вход 38 устройства. В случае отсутствия неисправности в трактах считывания на входах и выходах элементов И 12 и ИЛИ-НЕ 21 соответственно будут комбинации сигналов, представлены в табл,1.Таблица99911" Табли ца 2 Элементы И 12 Элементы ИЛИ-НЕ 21 Выход Входы Выход Входы Тракты считывания Элемент И 16Состояние Трегистрачисла послеисправленияоцибки Элемент И 13Верно Сбой Вхо- Выходы ды Вхо- Выходы ды ВыхоВхо- Выходы ды Входы РС СС 1 2 1 2 1 о оо 1 о ао о о а 1 0 0 0 Гф 1 1 1 О1. 0 0 11 0...

Номер патента: 1005192

Опубликовано: 15.03.1983

Авторы: Алексеев, Исаев, Огнев, Розанов, Сильвестров

МПК: G11C 29/00

Метки: запоминающее, обнаружением, отказов

...блоком 3 и поступающего на вход триггера 58.Цикл записи в режиме диагностирования не отличается от цикла записи в рабочем режиме.При считывании на одни входы схемы 8 сравнения подается образцовое тест-слово из формирователя 2, а на другие входы через мультиплексор 7 считываемая иэ блоков 1 памяти информация. Схема 8 сравнения выдает на выход "1 ф в разрядах, где произошло несравнение; и-разрядные груп пы выходов схемы 8 сравнения соединены со входами элементов ИЛИ 9, н если в группе есть хотя бы одна "1 ф, то в разряд регистра 10, соответствующий данной группе (или блоку 1 памяти), записывается ф 1". Одновременно элемент И 19 также вырабатывает сигнал "1 ф и в регистр 11 записывается адрес блоков 1 памяти, ,образующих одно слово...

Номер патента: 1019641

Опубликовано: 23.05.1983

Автор: Петров

МПК: H03K 23/02

Метки: двоичный, обнаружением, ошибок, реверсивный, счетчик

...элемента сравнения, выходкоторого соединен с вторым входомблока анализа.На Фиг.1 приведена блок-схема реверсивного двоичного счетчика с обнаружением ошибок; на фиг,2 - возможная реализация блока анализа, пример,Блок-схема включает реверсивныйдвоичный счетчик 1 сумматор 2, элементы 3 задержки, элемент 4 сравне- Б 5 ния, блок 5 анализа, входную шину6, шину 7 управления, выходную шину8, шину 9 потенциала логической .единицы.Блок анализа содержит триггеры10 и 11, элемент 12 задержки, элемент И 13 и элемент ИЛИ 14.Первый вход блока 5 анализа (Фиг,1).соединен со входной шиной 6 и сосчетным входом реверсивного двойногосчетчика 1, выход младшего разрядакоторого соединен с первым входомпервого разряда сумматора 2, второйвход перного разряда...

Номер патента: 1034070

Опубликовано: 07.08.1983

Авторы: Вайткус, Горшков, Рябуха

МПК: G11C 11/00

Метки: запоминающее, обнаружением, ошибок

...няются сумматором 9 в результирующийные выходы 20, первый 21, второй 22, бит четности,втретий 23 и четвертый 24 управляющие Если ячейка работоспособна т оходы, индикаторный выход 25, адрес- по единичному сигналу с выхода эленые 26 и информационные 27 входы уст мента И 16 регультирующий бит четройства. ности через элемент И 10 поступаетСчетчик 13 выполнен реверсивным. на вход счетчика 13. При записи счетУстройство работает. следующим,об- ., чик 13 работает в режиме суммироваразом. ния, поэтому к содержимому счетчикаВ исходном состоянии регистры 2 13 прибавляется значение результиру 203, 4 и 18, счетчики 13 и 14 обнуле- ющего бита четности.ны. В счетчик 15 по входу 24 записы- Кроме того, единичный сигнал свается код велйчины...

Номер патента: 1088073

Опубликовано: 23.04.1984

Автор: Горшков

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...записи массива слов код адреса и код записываемого слова подаются соответственно на входы регистра 4 и, через группу элементов ИЛИ 6, на входы регистра 2, и производится запись слова в соответствующую ячейку накопителя 1. На управляющие входы 21-23 при "этом подается нулевой уровень. Одновременно код адреса и код записываемого слова подаются соответственно на сумматор 7 и, через элементы ИЛИ 5, на сумматор 8, которые вырабатывают биты четности адреса и записываемо,го слова.Биты четности объединяются сумматором 9 в результирующий битС управляющего входы 20 на вход элемента НЕ 18 при этом поступает нулевой сигнал. Следовательно, на выходе элемента НЕ 18 при этом будет единичный уровень. В случае единичного значения результирующего бита он...

Номер патента: 1089628

Опубликовано: 30.04.1984

Автор: Марголин

МПК: G11C 29/00

Метки: запоминающее, обнаружением, оперативное, ошибок

...коммутации устройства,контрольный выход 24 блока памяти,информационные 25 и адресные 26входы и информационные выходы 27 устройства. Устройство содержит такжесумматоры 28-33 по модулю два с первого по шестой,Логический блок содержит (см.фиг. 1) первый 34 и второй 35 элементы И, первый элемент И-НЕ 36, третий 37 и четвертый 38 элементы И ивторой элемент И-НЕ 39. Устройствосодержит также ключи 40-40 п .Во втором варианте выполнения логический блок содержит также (см. фиг. 2) третий элемент И-НЕ 4 1.Устройство работает следующим образом.В том случае, когда отсутствует необходимость в наращивании информационной емкости устройства, сумма- торы 32 и 33 (см. фиг. 1) используются для инвертирования и формирования сигнала управления ключами...

Номер патента: 1101898

Опубликовано: 07.07.1984

Авторы: Ваврук, Елагин, Тимофеенко, Филимонов

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...входы которого соединены соответственно с выходами регистра слова и с выходами адресного регистра, а выходы - с входами выходного регистра, выходы которого подключены к первым входам элементов ИЛИ первой группы, выходы которых соединены с входами первого сумматора по модулю два, причем вторые входы элементов ИЛИ первой группы и входы регистра слова объединены и являются информационными входами устройства, одними из выходов которого являются выходы первого счетчика, введены дополнительный накоптель и второй счетчик, счетный вход которого подксиочен к выходу второго сумматора по модулю два, входы которого соединены с выходами элементов ИЛИ второй группы, первые входы которых подключены к выходам регистра адреса, причем информационные...

Номер патента: 1102050

Опубликовано: 07.07.1984

Автор: Каминский

МПК: H04L 7/10

Метки: выделения, обнаружением, ошибок, рекуррентного, синхросигнала

...выделения рекурретного синхросигнала с обнаружением ошибок.Устройство выделения рекуррентного синхросигнала с обнаружением ошибок содержит переключатель 1 режимов работы, блок 2 проверки на рекуррент- ность, блок 3 сравнения, реверсивный счетчик 4, селектор 5, элемент "И б, ключ 7, элемент 8 совпадения, умножитель 9 и триггер 10.Устройство выделения рекуррентного синхросигнала с обнаружением ошибок работает следующим образом.Принимаемая последовательность двоичных знаков через переключатель 1 поступает в блок 2 проверки на рекуррентность. В этом узле, содержащем триггер сдвига на К знаков с точками съема на сумматоры по модулю 2 в соответствии с многочленом Р/х/), принимаемые знаки проверяются на соответствие закону построения...

Номер патента: 1112558

Опубликовано: 07.09.1984

Автор: Удалов

МПК: H03K 17/16

Метки: коммутатор, обнаружением, ошибок

...причем выход второго компаратора кодов подключен квходам установки в О триггеров,а входы шифратора обратного кода; соединены с соответствующими выходами дешифратора. 65 На чертеже представлена функциональная схема коммутатора с обнаружением ошибок для трехразрядного входного кода= 3),Устройство содержит входные шины1-3, тактовую шину 4, триггеры 5-7,дешифратор 8, выходные шины 9-12,шифраторы 13 и 14 соответственнопрямого и обратного кодов, компараторы 15 и 16 кодов, инверторы 17-19.Входные шины 1-3 компаратора соединены с соответствующими входами триггеров 5-7, вторыми входами первогокомпаратора 15 кодов и через инверторы 17-.19 - с вторыми входами второго компаратора 16 кодов. Выходы компараторов 15 и 16 кодов подключенык...

Номер патента: 1123111

Опубликовано: 07.11.1984

Авторы: Гладыш, Сафаров

МПК: H03M 13/05

Метки: информации, обнаружением, ошибок, передачи, приема, цифровая

...2 .Недостатком известной цифровой системы передачи и приема информации с обнаружением ошибок является низкая достоверность принимаемой информации.Цель изобретения - повышение достоверности принимаемой информации .Для достижения поставленной цели в цифровую систему передачи и приема информации с обнаружением ошибок, содержащую на передающей стороне последовательно соединенные генератор эталонного кода, блок сумматоров по модулю два, регистр и модулятор, последовательно соединенные синхронизатор и блок считывания,а также блоккодирования, при этом выход синхрони. затора подсоединен к объединенным так товым:входа блока кодирования и гене.ратора эталонного кода, выход блокасчитывания подсоединен к тактовомувходу регистра, а вторые входы...

Номер патента: 1129655

Опубликовано: 15.12.1984

Авторы: Дербунович, Либерг

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...с шиной нулевого потенциала, второй вход первого ключа и управляющие входы накопителя являются управляющими входами устройства, контрольными выходами которого являются счетные выходы счетчика,На чертеже представлена функциональная схема предложенного устройства.Устройство содержит накопитель 1, первый 2 и второй 3 информационные регистры,адресный регистр 4, элементы ИЛИ 5, первый 6 и второй 7 блоки свертки по модулюдва, сумматор 8 по модулю два, счетчик 9с счетными выходами 10, элемент И - ИЛИ -НЕ 11, элемент И - НЕ 12, элемент И 13,триггер 14. На чертеже обозначены первый15 и второй 16 управляющие входы накопителя 1, Устройство содержит также первый17 и второй 18 ключи. Элементы И - ИЛИ -НЕ 11, И - НЕ 12, И 13 и триггер 14 могутбыть...

Номер патента: 1130897

Опубликовано: 23.12.1984

Авторы: Горшков, Николаев, Попов

МПК: G11C 11/00

Метки: запоминающее, обнаружением, ошибок

...осуществляется по адресу, который формируется в счетчике 14, а затем вьдается в регистр 4, а обращение к ячейке дополнительного накопителя 20 - по адресу, который формируется в счетчике 23 и выдается на регистр 21.В режиме записи в счетчик 23 по входу 39 принимается адрес начала свободных ячеек накопителя 20, а на управляющий вход 36 подается нулевой сигнал.При записи каждого слова в накопитель 1 выполняются следующие операции; проверка работоспособности ячейки накопителя 1 и запись в нее информации, формирование результирующего бита четности адреса и записываемого слова и запись его в счетчик 13, коррекция кода величины массива информации, формирование очередного адреса записи и установка в ну-, левое состояние регистра 18.При...

Номер патента: 1137541

Опубликовано: 30.01.1985

Авторы: Бобырь, Вайткус, Рябуха

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...сигнал соответствует режиму записи,а единичный - режиму считьвания информации с накопителя .При записикаждого слова в накопитель 1 выполняются проверка работоспособности ячейки накопителя 1и запись в нее информации; формирование результирующего бита четностиадреса и записьваемого слова и запись его в счетчик 32; коррекция конечного адреса записьваемого массива информации; формирование очередного адреса записи и обнуления регистра 4,Так как в режиме записи на входе 42 действует нулевой сигнал, то триггеры 27 и 28 не изменяют своего исходного состояния, В этом случае элемент И 16 и элементы И 26 группы по одному, входу открыты, так как на инверсном выходе триггера 28 - единичный сигнал, При проверке работоспособности ячейки нако-...

Номер патента: 1138836

Опубликовано: 07.02.1985

Авторы: Белалов, Дичка, Журавский, Забуранный, Корнейчук, Орлова, Рудаков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, обнаружением, ошибок

...адресячейки накопителя 1, при чтении информации из которой имеет место ошибка, в разряды 31 записывается значение синдрома; определяемое блоком 3,в разряд 32 - признак однократнойошибки, в разряд 33 - признак многократной ошибки.Блок 18 управления (фиг. 2) состоит из двухвходового элемента И 34,двухвходового элемента ИЛИ 35, двух-,трехвходовых элементов ИЛИ 36 и 37и двухвходового элемента ИЛИ 38.Выход 14 блока 12 подключен к первому входу элемента ИЛИ 36, выход 15 - к второму входу элемента ИЛИ 36, первому входу элемента ИЛИ 37 и первому входу элемента ИЛИ 38, выход 16 - к первому входу элемента ИЛИ 35, выход 17 - к первому входу элемента И 34. Выход 19элемента ИЛИ 10 соединен с вторымвходом элемента ИЛИ 35 и вторым инверсным входом...

Номер патента: 1141452

Опубликовано: 23.02.1985

Авторы: Борисюк, Брянцев, Прудских, Уланов

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, оперативное, ошибок, типа

...подключены к входам элементов НЕ группы, выходы которых соединены с другими входами дополнительных элементов И третьей группы, одни из входов дополнительных элементов И четвертой группы подключены к выходам дополнительных элементов И первой груп - пы, другие - к выходам регистрОв адреса, второй группы, выходы дополнительных элементов И третьей и четвертой групп через элементы ИЛИ группы подключены к входам дешифратора адреса, вторые входы дополнительных элементов И второй группы через элементы задержки соединены с другими выходами регистра сдвига.На чертеже показана структурная схема предлагаемого устройства.Устройство содержит накопитель 1, дешифратор 2 адреса, первую 3 и вторую 4 группы усилителей считывания, формирователи, 5 тока...

Номер патента: 1142862

Опубликовано: 28.02.1985

Авторы: Николаев, Раев, Храпко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок, постоянное

...элементов И соединены с входами элементов ИЛИ, причем выходы элементов ИЛИ основных блоков постоянной памяти соединены с входами третьей группы блока декодиро-, вания, входы четвертой группы которого подключены к выходам элементов ИЛИ дополнительных блоков посто янной памяти.На чертеже приведена блок-схема предлагаемого устройства.Устройство содержит основные блоки 1 постоянной памяти, дополнительные .блоки 2 постоянной памяти, блок 3 декодирования, дешифратор 4, элементы И 5 и 6, элементы ИЛИ 7 и 8,Блоки 1 предназначены для хранения основной информации, блоки 2 для хранения контрольной информации.Блоки 1 и 2 выполнены на полупроводниковых многоразрядных микросхемах памяти. Хотя каждый блок 1 или 2 является многовыходным (К - число...

Номер патента: 1149313

Опубликовано: 07.04.1985

Автор: Бородин

МПК: G11C 29/00

Метки: вероятных, запоминающее, наиболее, обнаружением, ошибок

...блока свертки.Адресные входы накопителя подключены к другим входам первого и второго формирователей сигналов четности, первого и второго блоков свертки.Адресные входы накопителя соединены с входами других элементов И первой и второй групп.Адресные входы накопителя подключены 40 к другим входам третьего и четвертого блоков свертки.Адресные входы накопителя соединены с входами других элементов И первой и второй групп.Адресные входы накопителя подключены к другим входам элементов ИЛИ первой и второй групп. На фиг. 1 изображена функциональная схема предлагаемоГо устройства в первом варианте его выполнения; на фиг. 2 - 5 - то же, другие варианты выполнения; на фиг. 6 - функциональная схема наиболее предпочтительного варианта выполнения...

Номер патента: 1149314

Опубликовано: 07.04.1985

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...группы и входы первой группы входов элементов И девятой группы соединены с числовыми входами накопителя, входы элементов И седьмой и восьмой групп подключены соответственно к выходам элементов И первой группы и к выходам элементов И третьей группы, выходы элементов И пятой группы соединены с входами элементов И одиннадцатой группы и входами второй группы входов элементов И девятой группы, выходы элементов И седьмой, девятой и одиннадцатой групп подключены соответственно к входам третьей, четвертой и пятой групп входов . третьего формирователя сигналов четности, одни из входов элементов И шестой группы и входы первой группы входов элементов И десятой группы соединены с одними из числовых выходов накопителя, выходы элементов И шестой...

Номер патента: 1149315

Опубликовано: 07.04.1985

Авторы: Бородин, Иванов

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...первым входам третьего и пятого элементов И, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым входом шестого элемента И и с первым входом четвертого элемента И, выход первого элемента И подключен к вторым входам третьего и шестого элементов И, вторые входы четвертого и пятого элементов И соединены с выходом второго элемента И, первые и вторые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента ИЛИ соответственно объединены и являются первым и третьим прямыми входами формирователя, вторым и четвертым прямыми входами которого являются входы первого элемента И, а первым, третьим, вторым и четвертым инверсными входами - соответственно первые и вторые входы первого элемента ИЛИ и второго элемента И, выходами...

Номер патента: 1156143

Опубликовано: 15.05.1985

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, многократных, обнаружением, ошибок

...И и накопитель, информационные входы накопителя, входы формирователей контрольных разрядов по нечетному модулю первой группы, одни из входов первого формирователя четности, входы элементов И первой группы являются информационными входами устройства, выход первого формирователя четности соединен с первым контрольным входом накопителя, второй и третий контрольные входы которого соединены соответственно с выходами второго и третьего формирователей четности, другие входы первого формирователя четности и входы первой группы второго формирователя четности подключены к выходам элементов И первой группы, входы второй группы второго формирователя четности и входы третьего формирователя четности соединены с выходами фор 35 40 45 50 55 5 10...

Номер патента: 1164791

Опубликовано: 30.06.1985

Авторы: Вилесов, Рымина

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...с четвертым сумматором 11 помодулю два и счетчиком 1 2, входы 1314 являются управляющими входами 25устройства.Устройство работает следующим образом,ЗОВ исходном состоянии регистры 2-4, а также счетчик 12 обнулены. В режиме записи массива информации код адреса и код записываемого слова подаются соответственно на входы адрес-З ного регистра 3 и на входы регистра 2 слова. Одновременно код адреса и код записываемого слова подаются соответственно на первый сумматор 8 по модулю два и через элементы ИЛИ 40 группы 5 - на второй сумматор 6 по модулю два, которые вырабатывают би-, ты четности адреса и записываемого слова. Биты четности объединяются третьим сумматором 7 по модулю два 45, в результирующий бит. С управляющего входа 14 на вход второго...

Номер патента: 1167574

Опубликовано: 15.07.1985

Авторы: Попова, Светлов

МПК: G04C 23/00, G04F 5/00

Метки: временное, обнаружением, отказов, электронное

...к первому входу двухвходового элемента ИЛИ-НЕ, вторым входом соединенного с выходом схемы начальной установки, с к -входомР 8 -триггера и с установочнымивходами двоичного счетчика и формирователя, а выходом - с б -входом 85 -триггера, при этом выход двоичного счетчика подключен к входу формирователяНа чертеже представлена структурная схема предлагаемого электронного временного устройства. Электронное временное устройство с обнаружением отказов содержитзадающий генератор 1, двухвходовыйэлемент И 2, двоичный счетчик 3 импульсов, формирователь 4 выходногосигнала, многовходовый элемент ИЛИ 5, 5 -триггер 6, схему 7 начальной установки и двухвходовый элемент ИЛИ-НЕ 8.Устройство с обнаружением отказов работает следующим образом. При...

Номер патента: 1169163

Опубликовано: 23.07.1985

Авторы: Гладков, Евсеев, Ойкин

МПК: H03K 21/40

Метки: двоичный, обнаружением, ошибок, счетчик

...4 и открывает их, в результате чего код, соответствующий состоянию счетчика довозникновения сбоя (код числа "1"),переносится из регистра 2 в счетчик1После этого импульс с выхода элемента 12 задержки через элемент ИЛИ 45 7 поступает на счетный вход счетчика 1, увеличивая его содержимое на "1",на вход опроса блока 5 анализа и через элемент 11 задержки - на первый вход элемента И.8. При отсутствиисбоев на втором выходе блока 5 - исходный низкий потенциал, а на выходе формирователя 10 - высокий потен-. 55 циал, поэтому импульс с выхода элемента 1 1. задержки открывает элемент И 8, выходной сигнал которого поступает на вторые входы элементов И груп 7 1169При возникновении в счетчике 1 сбоев в момент переключения счетный импульс, поступающий...

Номер патента: 1221759

Опубликовано: 30.03.1986

Автор: Сафаров

МПК: H03M 13/51

Метки: обнаружением, ошибок, передачи, приема, сигналов, цифровых

...,д =О. Если ц 7 цо15 то вырабатывается сигнал/ =1. Вели чина порога Ь =при нечетноми+1о гь, 1 =при четном и . При этом возможны 4 комбинации (табл. 2)20 Ьо ЬоЬ 2 Ьо Ь 1 Ьо ЬЬо При сигналах=О от генератора16 эталонного кода через преобразователь 26 эталонного кода на блок 24обнаружения ошибок поступают кодовыекомбинации б, и 6 (без инвертирования символов). При сигналах (31 д =1кодовые комбинации, поступающие отпреобразователя 26 эталонного кода 40в блок 24 обнаружения ошибок, будутинвертированными, т.е, поступят комбинации В, и ЙПреобразователь 26 эталонногокода имеет структуру аналогичнуюструктуре преобразователя 8 эталонного кода (фиг. 3).В блоке 24 обнаружения ошибок производится поразрядное суммирование элементов Ь и Ь; (или Ь...

Номер патента: 1257709

Опубликовано: 15.09.1986

Авторы: Качалов, Ромадин, Шишкин, Юдин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, обнаружением, ошибок

...ошибок, так как большее число ошибок является маловероятным.Счетчик 66 блока 5 выдает серии. импульсов на выход 48, которые уп равляют работой мультиплексора 19, Задачу распознавания вида ошибки по признакам выполняет дешифратор 17. Если ошибка корректируется, то из дешифратора 17 по выходу 49 выдает ся сигнал, который разрешает работу мультиплексора 19 для коррекции ошиб. ки. Если же Ошибка есть, но не корректируется, то выдается соответствующий сигнал по выходу 48, а по вы ходу 49 - сигнал запрета работы мультиплексора 19, исключающий случай ложной коррекции. Дешифратор 18 Огтределяет разряды накопителя 10, вкоторых произошли сбои.Коррекция иокаженной информациипроисходит следующим образом, Исходное состояние - на выходе регистров...

Номер патента: 1274006

Опубликовано: 30.11.1986

Автор: Скубко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...обработке информаци. емкостью 16 х 4 Кбит,независимо от варианта распределения двоичных знаков в массиве,Вариант распределения (при среднем положении перемычек 59) определяется информацией регистра 9, которая при управляющем сигнале на соответствуюцем входе 20 и по синхрони 45н 11зирующей команде Запись на соответствующем выходе блока 1 заносится в регистр 9 со счетчика 8, который считает однобитовые ошибки по50синхронизирующей команде пЧтение"на соответствующем выходе блока 1.При снятии потенциала "лог.Опс входа 19 на выходе элемента 2 ИИЛИ-НЕ 26 будет потенциал "лог.1",контроль битов информации будет осуществляться только на четность нако 55пителем 12. Управляющий потенциал"Коррекция" на соответствующем выходе распределителя 11 и...