Патенты с меткой «обнаружением»

Номер патента: 1277215

Опубликовано: 15.12.1986

Авторы: Горбенко, Горшков, Николаев

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...считывания массива информации в каждом такте обращения число,соответствующее заданному адресу, 1277215извлекается из накопителя 1, поступает на выход устройства и через регистр, 3, элементы ИЛИ группы 6 - на сумматор 7, а через коммутатор 20 - на счетные входы триггеров поля 25 выбранного регистра 22. Одновременно код адреса подается через коммутатор 20 на счетные входы триггеров поля 24 регистра 22 и на сумматор 8.Сумматоры 7 и 8, как и при записи, вырабатывают биты четности адреса и считываемого слова, объединяемые сумматором 9 в результирующий бит, При этом на вход 29 устройства подается нулевой сигнал . Результирующий бит через элемент И 10 поступает на вход счетчика 15, который при "считывании работает как вычитающий.После...

Номер патента: 1297117

Опубликовано: 15.03.1987

Авторы: Бобров, Кулик, Попов, Унтилов

МПК: G11C 29/00

Метки: запоминающее, обнаружением, оперативное, ошибок

...3 и задним фронтом запускает его. При этом на первом выходе блока 3 вырабатывается сигнал Запись 1, с помощью которого в блоки 7 происходит запись инверсного числа 010, гак как элементы И в И 6 оказываются открытыми для прохождения сигналов с инверсных выходов триггеров 12 регистра 8что легко проследить по чертежу, при этом на регистре 1 сохраняется код первого адреса).После прохождения сигнала Запись 1 на втором выходе блока 3 вырабатывается сигнал Считывание 1, с помощью которо 1 О 1 с 2 ц 25 0 го происходит считывание из блоков 7 в регистр 9 инверсного числа 010,аким образом в регистрах 8 и 9 записываются соответственно числа 10.1 и 010, которые поступают на входы блока 10, в котором производится сложение по модулю два этих...

Номер патента: 1302328

Опубликовано: 07.04.1987

Авторы: Бородин, Столяров

МПК: G11C 29/00

Метки: запоминающее, модульных, обнаружением, ошибок

...записью, например лог. О, а на вход 4 - сигнал обращения, длительность которого должна превосходить задержки в блоках 1, 4, 16, 18 и 20. В блоках 14, 16, 18 и 20 образуются три группы контрольных разрядов, которые записываются в соответствуюгцие контрольные разряды каждой ячейки памяти.Реим считывания. В режиме считывания на адресные входы устройства подают адрес ячейки. На вход 3 подают сигнал считывания, например лог.1, а на вход 4 сигнал обращения, например лог.1, длительность которого должна быть больше задержек в блоке 1 памяти и блоках декодирования. Считанная информация появляется на выходах 10 (информационные разряды) и выходах 11 - 13 (контрольные разряды). Как и при записи в блоках 15, 17, 19 и 21 образуются три группы...

Номер патента: 1304080

Опубликовано: 15.04.1987

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, исправлением, модульных, обнаружением, ошибок

...на выходы 15. Одновременно в блоках 19, 17, 21, 22 образук)тся из считанного числа три группы контрольных сигналов, которые в блоках 24 - 26 поразрядно сравниваются с соответствующими группами контрольных сигналов, поступающих из блока 1 по выходам 11 - 13.В зависимости от результатов сравнения возможны следующие варианты дальнейшей работььНа выходе блоков 24 - 26 нули. Это означает отсутствие ошибок и на выходах 35 будут нули, вследствие чего информация на выходах 15 может быть использована.На выходах одного из блоков 24 - 26 имеется одна или несколько единицпредполагается пуансоновский поток отказов). На соответствующем выходе 35 будет единичный сигнал, означающий, что произошел отказ в одной из групп контрольных разрядов блока 1....

Номер патента: 1322377

Опубликовано: 07.07.1987

Авторы: Бородин, Столяров

МПК: G11C 29/00

Метки: запоминающее, модульных, обнаружением, ошибок

...появляются сигналы несовпадения (на всех трех сразу, только на лнух из трех и,и нд одном из трех), коОрые поступдюг нд входы блоков 25 и 26.4 В блокдх 25 и 26 произволится выработкаНОМсРД (Н УНИтаРНОМ КОДЕ) ОтКДЗаНШЕГО МО- дуля 21- 2 о памяти, Затем по )кончании переходных процессов и к приходу сигнала строба на вход 31, в блоке 27 осу цест вл я я сравне Р си на Ов, поступив с б 0 кон 25 и 26, и н случае и.х несонпаления ид выходе блока 27 вырабатывается сигнал, например Лог. 0, наличия отказов, например, в двух модулях, который блокирует рдботу блока 29. В случае Отказа Одного из50 модулей 212 о н блоках 25 и 26 вцрзбатынзк)тся олинаковые номера отказавших моду.)ей и сигнал несовпадения на выхоле блока 27 не вырабатывается. Сигналы с...

Номер патента: 1327308

Опубликовано: 30.07.1987

Авторы: Рабешко, Стрельбицкий

МПК: H04L 7/10

Метки: выделения, обнаружением, ошибок, рекуррентного, сигнала

...из реверсивного счетчика 8числа 1)(где ) = 0,1,2,). Величинавыбирается из условий обеспечения требуемой достоверности выделения синхросигнала, Дополнительный реверс реверсивного счетчика 8 обусловлен тем, что последний искаженныйэлемент пакета ошибки не успеет выйти иэ регистра блока проверки на рекуррентность 2 до того, как реверсивный счетчик 8 отсчитает такты, прибавленные раннее. Блокировка выходаблока сравнения 5 необходима для исключения нежелательного воздействияпоследнего искаженного разряда пакета на анализатор ошибок 7. Дальнейший анализ продолжается по сигналупереполнения счетчика 9 (емкостьсчетчика 9 равна К), подключающеговыход блока сравнения 5 ко входу ана 1327308лизатора ошибок 7, который продолжит анализ...

Номер патента: 1332540

Опубликовано: 23.08.1987

Авторы: Булаевский, Коган, Орлов, Спасокукоцкий

МПК: H04B 1/06

Метки: биимпульсного, обнаружением, ошибок, приемник, сигнала

...1). На выходе 0-триггера 7 (фиг. 2 ) образуется восстановленный двоичный сигнал. В блоке 8 стробирования осуществляет 45 ся перемножение декодированного двоичного сигнала (фиг.2) и тактовых импульсов (фиг, 2 ). В результате на выходе блока 8 стробирования появляются импульсы, отмечающие единицы двоичного сигнала (фиг. 2 и). Эти импульсы поступают на синхронизирующий вход двухразрядного регистра 9 сдвига, на информационный вход которого подается входной сигнал с выхода элемента 1 задержки. В регистре 9 сдвига происходит продвижение двоичной информации, поступающей с выхода элемента 1 задержки импульсами с блока 8 стробиро 40 2валия (фи 1. 2 к, л) . Если во входном биимпульсном сигнале нет ошибок, то в выходных сигналах первого и...

Номер патента: 1348913

Опубликовано: 30.10.1987

Авторы: Алексеев, Демидова, Жучков, Косов, Росницкий, Савельев, Чумакова

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

..."1" триггер 13 блока 3. Сигнал разрешения с этого триггера открывает элементы И 8 и управляет работой селектора 9.1В режиме записи сигналами с входов "Запись" и "Обращение" через элемент И 17 устанавливается в состояние "1" триггер 15 блока 11, разрешая тем самым запись информации вблок 1. Сигналом с триггера 13 блока3 через элемент ИЛИ 21 и элементИ 19 блока 11 устанавливается в состояние "1" триггер 16, который открывает элементы И 8 и через элементИ 20 и элемент ИЛИ 22 блока 11 производит считывание уже записанногои блокчетного байта, который срегистра 4 подается через элементыИ 8 и селектор 1 О на запись в блокодновременно с четным байтом, который передается на блок 1. с информа-.ционных входов устройства через коммутатор 6 и...

Номер патента: 1363510

Опубликовано: 30.12.1987

Автор: Смородов

МПК: H04L 7/10

Метки: выделения, обнаружением, ошибок, рекуррентного, синхросигнала

...проверок будет50выполнена, и на выходе его появитсявысокий потенциал, который черезоткрытый третий элемент И 6 установит триггер 10 управления в единичное состояние, запрещая тем самым55дальнейшее прохождение элементов синхросигнала через второй элемент И 5в блок 8 разделенных проверок. С вы 10 2хода третьего элемента И 6 положительный потенциал поступает также на управляющий вход переключателя 1, замыкая тем самым обратную связь и переводя регистр сдвига блока 2 проверки на рекуррентность в автономный режим генерирования рекуррентной последовательности, Селектор 3, подключенный к блоку 2 проверки при достижении селектируемой К-значной комбинации через первый элемент И 4, на другом входе которого разрешающий потенциал с...

Номер патента: 1425787

Опубликовано: 23.09.1988

Авторы: Дрозд, Жердев, Карпенко, Лацин, Полин

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...записью поступаблок 5. Контрольные разряды вычисляются как свертка по модулю. Занесение информации в выходной регистр 8происходит по заднему Фронту сигнала управления чтением на входе 14,Второй блок 7 свертки вычисляет контрольные разряды для декодированногослова как свертку по тому же модулю,что и блок 3. Блок 9 сравнения производит анализ совпадения контрольныхразрядов вычисленных до записи и кодирования и после считывания декодирования,При нормальной работе разрядныхи адресных цепей устройства (хранение информации в блоке 5 осуществляется без искажения и адрес чтения соответствует адресу записи) декодирование считанного блока 5 слова происходит правильно и контрольные разряды, считанные иэ блока 5, совпадаютс контрольными...

Номер патента: 1425790

Опубликовано: 23.09.1988

Авторы: Дрозд, Лацин, Полин, Романова, Чудненко

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...регистра 5. Восстановленное информаци -онное слово с выхода блока 6 поступает на информационный вход выходногорегистра 10, на вход контрольныхразрядов которого поступает информация, полученная блоком 8 сравнения,Блок 8 сравнения осуществляет сравнение контрольных разрядов с выходаблока 4 с контрольными разрядами, вычисленными вторым блокомсвертки помодулю, для восстановленного информационного слова. В выходной регистр10 будет принято восстановленное информационное слово и результат сравнения контрольных разрядов (сигналошибки),В случае, если последовательностьсчитываемого массива информации ненарушается (т,е. соответствует порядку записи ее в блок 4) и блок 4работает безотказно, контрольныеразряды на входах блока 8 сравнениябудут...

Номер патента: 1483494

Опубликовано: 30.05.1989

Авторы: Вилесов, Коневцова

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...четности.В режиме считывания массива информации в каждом такте обращения число, соответствующее коду адреса, извлекается из накопителя 1, Информационные разряды при этом через выходной регистр 4 поступают на выход устройства. Одновременно бит че.ности считанного слова поступает на четвертый сумматор 11 по модулю два и код адреса и код считанного слова подаются соответственно на первый сумматор 8 по модулю два и через элементы ИЛИ группы 5 на второй сумматор 6 по модулю два, которые как и при записивырабатывают биты четности адреса исчитываемого слова, объединяемыетретьим сумматором 7 по модулю двав результирующий бит. При считыва 20 нии информации на вход 13 поступает 25 30 35 40 45 50 55 единичный сигнал. Результирующийбит через...

Номер патента: 1518905

Опубликовано: 30.10.1989

Авторы: Бедалис, Кацман, Каяцкас

МПК: H04L 7/10

Метки: выделения, обнаружением, ошибок, рекуррентного, синхросигнала

...элемента И 7, а поступает в БРП 6 и устанавливает,триггер20 и 2 К-разрядный регистр сдвига 18в нулевое состояние, подготанлиная ихк приему следующего сегмента синхросигнала иэ 2 К элементов, И так до тех 25пор, пока 2 К элементов не будут приняты правильно,В блоке 12 осуществляется контроль действительно ли от момента времени после правильного приема 2 К элементов в БРП 6 до момента достижения селектируемой К-значной комбинации в селекторе 3, после чего производится но-. вый прием и проверка принимаемой рекурЗ 5 рентной последовательности в БРП 6 по выше описанному алгоритму, генерируемая рекуррентная последовательность блоком 2 совпадает и в какой-то степени с принимаемам синхросигнапом,До появления на выходе третьегоэлемента И 7...

Номер патента: 1603440

Опубликовано: 30.10.1990

Авторы: Николаев, Храпко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...памяти 2.1, 2.2, , 2.в+1. Блок 7 передает на информационные входы модулей памяти через группу элементов ИЛИ информацию с регистров 4, блокируя при этом одно из слов, которое замещается подлежащим записи словом, поступающим с блока 6. Группа элементов ИЛИ 8 выполняет функцию обьединения информации, поступающей с блоков 6 и , в процессе записи нового слова информации и регенерации (перезаписи)5 10 20 2530 35 40 45 50 Дешифратор 9 в соответствии со старшими (или младшими) ц-разрядами адреса, поступак щими на его вход, управляет порядком считывания и записи (регенерации) информации,Группа элементов НЕ 10 инвертирует выходы 1, 2, и дешифратора 9 с тем, чтобы обеспечить такое управление блоком 7, при котором одно слово информации...

Номер патента: 1624686

Опубликовано: 30.01.1991

Автор: Кравец

МПК: H03K 21/40

Метки: кольцевой, обнаружением, ошибок, счетчик

...исключение влияния переходных процессов в кольцевом счетчикена результат контроля,На чертеже приведена функциональнаясхема кольцевого счетчика с обнаружением 15ошибок,На чертеже обозначено: й-разрядныйрегистр 1 сдвига; разряды 1.1-1.6 регистра1 сдвига; элемент ИЛИ 2; элемент И 3; входная шина 4, выходная шина 5; формирователь б импульсов; элемент 7 задержки,элемент НЕ 8 и БЗ-триггер 9.Прямой выход последнего разряда 1,6регистра 1 сдвига соединен со входом первого разряда 1.1 регистра 1 сдвига и с первым входом элемента И 3, второй входкоторого соединен с выходом элементаИЛИ 2, выходы которого соединены с прямыми выходами последних разрядов 1.3 -1,5 регистра 1 сдвига, число которых больше 30или равно целой части числа К/2,...

Номер патента: 1633507

Опубликовано: 07.03.1991

Авторы: Бедалис, Кацман, Каяцкас

МПК: H04L 7/10

Метки: выделения, обнаружением, ошибок, рекуррентного, синхросигнала

...1 и нулевое сстянис и низки м лровне ч с прялГО выход вторГО с - григерауссдпзнлиидется сцстный режим счетчику ), кгрыи полс итпдст гакгы. Если в сучлдорс 6 подрял зафиксированы г совпадающих элементов, на выходе счетчика 10 появляется импульс переполнения, который постусает на управляющий вход переключателя 1 режимов работы и устанав.ивает первый триггер 9 в единичное состояние, который отключает первый информационный вход переключателя 1 от его выхолд и по,1 ключает второй информационный вход на выход переключателя 1, дмыкся тем самым обратную связь для 10 блокд 2, и переиодиг последний в режимавтономного генерирования рекуррентной последовательности согласно многочлену г(х).Входы сумматора 6 соединяются, это ознацдет, что на его...

Номер патента: 1644232

Опубликовано: 23.04.1991

Авторы: Николаев, Храпко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...режиме "Запись" поступающие на группу 12 входов устройства слова. информации, содержащие М двоичных разрядов, преобразуются в блоках 1,1, 1.2 1.г в г слов по Я разрядов, которые записываются в ячейку блока 2 памяти, адресуемую в соответствии с кодом на входах 14 и 15 устройства, Старшие разряды кода адреса (входы 15) через дешифратор 9 выбирают столбец матрицы микросхем памяти, а мледшие разряды кода адреса (входы 14) - ячейку памяти выбранных микросхем. Информационная избыточность на этапе запи- си и хранения слов в блоке 2 памяти, образованная блоками 1 кодирования, используется в дальнейшем для обнаружения, исправления и диагностики ошибок в процессе считывания информации.В режиме "Считывание" производится выборка слова иэ блока 2...

Номер патента: 1658401

Опубликовано: 23.06.1991

Авторы: Вертлиб, Гордон

МПК: H04B 1/06

Метки: биимпульсного, обнаружением, ошибок, приемник, сигнала

...5 появляются импульсу, когда входная и сдвинутая инвертированная информация имеет разные знаки (Фиг. 2 е). Нэ первый элемент И 3, являющийся детектором ошибок, поступает тактовая 30 частота (фиг. 2 б) и импульсы с выходе сумматора 5 по модулю два(фиг. 2 е). На выходе элемента И 3 формируются импульсы ошибок (фиг. 2 к).Элемент И 4 является детектором ну лей. На его вход поступает инверсная тактовая частота (фиг, 2 в) и импульсы с входа сумматора 5 по модулю двэ (фиг, 2 е), а на выходе элемента И 4 формируются импульсы нулевых символов (фиг. 2 ж), которые ус тэнавливают триггер 2 в состояние "1", а на С-вход триггера поступает инверсная тактовая частота(фиг. 2 в). Если в момент положительного перепада инверсной тактовой частоты (фиг. 2...

Номер патента: 1667267

Опубликовано: 30.07.1991

Автор: Слепаков

МПК: H04L 1/24

Метки: двоичной, информации, обнаружением, ошибок, передачи, приема

...позиций, на которыхрасположены нули,Устройство для осуществления способаобнаружения ошибок содержит на передачедатчик 1 веса, блок 2 ключей, элемент И 3,накапливающий сумматор 4, элемент ИЛИ5, датчик 6 синхрогруппы элементов и блок7 управления, д нд приеме - датчик 8 веса,блок 9 ключей, элемент И 1 О, накапливающий сумматор 11, блок 12 управления, ком. 15 20 25 30 35 4 45 50 55 мутатор,13, регистр 14 информации, реги:тр 15 синхрогруппы элементов, дешифратор 16, регистр 17 КП, блок 18 сравнения и элемент ИЛИ 19.Устройство работает следующим образом,На передаче по сигналу "Начало блока", поступающему от устройства защиты от ошибок, устанавливаются в исходное состояние датчик 1 веса, накапливающий сумматор 4 и блок 7 управления, который...