Многоканальное устройство для обмена данными микропроцессорной системы

Сжа СОВЕТСНИХСОЦИАЛИСТРНЕСКИХРЕСПУБЛИК 419 4606 Р 13/ ИЕ ИЗОБРЕТЕНИЯ ой ЛУ Ю УУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Харьковское научно-производственное объединение по системам автматизированного управления(56) Авторское свидетельство СССРВ 1015383, кл. С 06 Р 9/22,С 06 Р 11/00, 1983.Микропроцессорные комплексы БИСна основе интегральной инжекционнологики (Под ред. Э.М. КалошкинаМ.: Радио и связь, 1984, с.58-61,рис.2.30.(54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯОБМЕНА ДАННЫИ МИКРОПРОЦЕССОРНОЙСИСТЕМЫ(57) Изобретение относится к областивычислительной техники и может бытьиспользовано в устройствах контроляи коммутации данных микропроцессорных систем с повышенной надежностью.Целью изобретения является повышениедостоверности за счет мажоритарнойобработки информации и контроля занапряжением. Устройство содержит три1264193 канала держит ных 5, блок 8 О 15 1-3, каждый из которых сорегистры конфигурации 4, даношибки 6, блок 7 управления,сравнения, узлы сравнения Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля и коммутации данных микропроцессорных систем с повышенной надежнос тью.Цель изобретения - повышение достоверности за счет мажоритарной обработки информации и контроля за напряжением.На Фиг,1 представлена функциональная схема устройства; на Фиг.2- 5 Функциональные схемы блока управления, блока сравнения, коммутаторов и узла сравнения; на фиг.6 - вре - менная диаграмма раббты устройства,Устройство содержит три идентичных канала 1-3, каждый иэ которыхсодержит регистры конфигурации 4, , 2 Оданных 5 и ошибки 6, блок 7 управле"ния, блок 8 сравнения с управляющи-ми входом 9, первым 10 и вторым 11информационными входами, синхронизирующим входом 12 и первым 13, 25вторым 14 и третьим 15 выходами,первый 16 и второй 17 узлы сравнения с выходами 18 ненормы и выходами19 нормы, первый коммутатор 20 с инФормационными входом-выходом 21, входом 22 и выходом 23, вторым 24 ипервым 25 разрешающими входами, второй коммутатор 26 с информационнымивходом-выходом 27, входом 28 и выходом 29, первым 30 и вторым 31 раз 35решающими входами, мультиплексор 32,мажоритарный блок 33, первую 34,вторую 35 и третью 36 группы элементов И, элемент ИЛИ 37, шину 38 данных,первый 39 и второй 40 .Входы-вьход , 40данных, группу 41 управляющих входов,объединяющую первый 41.1 - девятый41.9 управляющие входы,Блок 7 управления (Фиг.2) образуют счетчик 42, генератор 43 импуль 45с ов, триггер 44и элемент И 45, 16,17, коммутаторы 20,26, мультиплексор 32, мажоритарный блок 33, группы 34,35,36 элементов И, элемент 37 ИЛИ. 1 з.п.ф-лы, 6 ил. Блок 8 сравнения (Фиг.3) состоит из регистра 46, демультиплексора 47,узла 48 сравнения и элемента 49 задержки.Коммутатор (фиг.4) 20(26) содержит первый 50 и второй 51 блоки магистральных усилителей, первый 52 и второй 53 элементы И и элемент НЕ,Первый (второй) узел 16(17) сравнения (фиг.5) имеет операционный уси. литель 55, элемент НЕ 56, первый 57 - четвертый 60 резисторы, первый 61 и второй 62 конденсаторы, первый 63 и второй 64 диодыРегистр 4 конфигурации предназначен для управления мажоритарным блоком 33 в соответствии с кодом, поступающим в этот регистр через шину 38 данных с входа-выхода 40. Регистр 5 данных осуществляет буферизацию информации, циркулирующей между микропроцессором (вход-выход 39) и внешними устройствами (вход- Выход 40) . Регистр 6 ошибок предназначен для фиксации кода ошибки, формируемого блоками 8, 16 и 17. Блок 7 образует коды "01", "10", и "11" управления в течение одного такта работы устройства.Блок 7 работает следующим образом..По управляющему сигналу, поступающему с входа 41.5, триггер 44 устанавливается в единичное состояние. При этом импульсы с генератора 43 через элемент И 45 поступают на счетный вход счетчика 42. Так как счетчик 42 двухразрядный, в него записываются три тактовых импульса, после чего он обнуляется, а триггер 44 переводится в нулевое состояние.Блок 8 сравнивает коды на выходе мультгплексора 32 и мажоритарного1264193 Узлы 16 и 17 осуществляют сравнение уровней напряжения источников питания своего Е,б , левого Е и правого Е каналов.Если 1 Е, -Е 1) Е;Е -ЕЕ 3 4блока 33 в соответствии с управляю- Если на входе 31(25) при этом прищими кодами от блока 7. сутствует нулевой (единичный) сигнал,то единичным потенциалом с выходаБлок 8 работает следующим обра- элемента И 53(52) открывается блокзом. 5 51(50) магистральных усилителей, ЭтоДанные от мультиплексора 32 и ма- позволяет передавать данные с входажоритарного блока 33 через входы выхода 27 (входа 28) на выход 2910 и 11 блока поступают на узел 48 (вход-выход 27) . Следовательно, присравнения. При неравенстве данных нулевом сигнале на входе 31(25) комна выходе узла 48 появляется единич мутатор 26(20) образует цепочку пере-ный сигнал и поступает на информа- дачи информации с входа-выхода 40(39)ционный вход демульти 1 лексора 47. " в регистр 5, а при единичном сигнаНа управляющие входы демультиплек- ле на входе - цепочку передачи инфорсора 47 через вход 9 последовательно мацки от мажоритарного блока 33 напоступают коды "0",. "1 О" и: "1 1" от 15 вход-выход 40(39) .блока 7, Параллельно с этим узел 48 Мультиплексор 32 предназначенсравнивает мажоритированные данные . для передачи на вход 1 О блока 8и данные от левого правого и своего сравнения информации от своего и соканалов.седних каналов в соответствии с кодаТаким образом, эа три микротакта 20 ми, поступающими на его управляющийв регистр 46 записываются результаты вход 9 с доходами формирователя 7,сравнения мажоритированных данных и Мажоритарный блок 33 осуществляетданных от двух соседних и своего ка-. мажоритарную обработку данных, посналов. Код ошибки иэ регистра 46 вы- тупающих на его входы.дается на выходы 13-15 блока 8. Обнуление регистра 46 осуществляется Элемент ИЛИ 37 формирует сигналсигналом, поступающим с управляюще- ошибки вследствие несовпадения мажого.входа 12 блока через элемент 49 ритарных данных и данных своего казадержки. длительность задержки опре- нала отклонения уровней напряженийделяется временем перезаписи кода ЗО своего левого и правого каналовошибки в регистр 6. (третий - пятый разряды регистра 6ошибки). Обнуление регистра 6 осуществляется сигналом, поступающимс входа 41.9.Группы 34 и 35 элементов И служат для управления передачей данныхв соседние каналы в зависимости отсигналов с выходов 19, 16 и 17 сравнения.,(где Е - допустимое отклонение на 1 РУппа 36 элементов И преднаэнаАпряжения источников питания), то фор чена для управления передачей кодамируется сигнал ненормы (выходы 18) ошибки на шину 38.данных по сигналуЭв противном случае - сигнал нормы . опроса на входе 41.8,(выходы 19). Эти сигналы разрешают Предлагаемое устройство работаетпередачу информации через группы 34 45 в двух основных Режимах: чтения-приеи 35 элементов И в другие каналы,ма и записи-выдачи.В исходном состоянии все элементыУ 16 17злы и могут быть выполненыобнулены. В регистр 4 по управляющему сигналу с входа 4.4 записываетна основе микросхемы операционногоусилителя А 709, р ся код конфигурации (режима работыоммутаторы и осуществляютмажоритарного блока 33). Пусть этоткод соответствует мажоритарной кон.переключение направления передачи инфигурации, т.е, работы по принципуКоммутаторы работают следующимобразом. 55 ,В режиме чтения-приема устройстПри наличии нулевого сигнала на . во осуществляет передачу данных свходе 30(24) элементы И 52, 53 от- входа-выхода 40 через шину 38, комму.рыты по инверсному входу, татор 26, регистр 5, мажоритарный125блок 33, коммутатор 20 на вход-выход 39, (фиг.6), По сигналу на входе 41.7 в регистр 5 записываются данные, поступающие со входа-выхода 40 через шину 38 и коммутатор 26. При этом коммутатор низкими потенциалами на входах 4 1.2 и 41.3 настраивается на прохождение данных с входа-выхода 27 через блок 5 1 магистральных усилителей на выход 29. Информация с выхода регистра 5 поступает на мажоритарный блок 33, где происходит ее мажоритирование совместно с информацией, поступающей с аналогичных регистров левого и правого каналов. Затем эта информация поступает на блок 8 сравнения и вход 22 коммутатора 20. Коммутатор 20 настроен на передачу данных с входа 22 на вход- выход 21 через открытый блок 5 1 магистральных усилителей (фиг.4). После прихода импульса на вход 41.5 устанавливается в единичное состояние триггер 44, который разрешает прохождение импульсов от генератора 43 через элемент И 45 в счетчик 42(фиг.2) . Код с выхода блока 7 поступает на мультиплексор 32 и блок 8 сравнения. Затем в течение трех микротактов в блоке 8 осуществляетсясравнение данных, поступающих с мажоритарного блока 33 и данных от ".трех каналов, поступающих с мультиплексора 32 При этом в регистр 46 блока 8 (фиг,3) записываются результаты сравнения. По сигналу на входе 4 1.6 осуществляется запись кода врегистр 6 ошибки. Этим же импульсом,задержанным на элементе 49, происходит обнуление регистра 46. Если при сравнении было обнаружено несовпадение мажоритированных даннык и данных от соответствующих каналов или формируются сигналы ненормы узлом 16 или 17, то в регистр 6 записывается ненулевой код. Элемент ИЛИ.37 формирует сигнал прерыванияпо ненорме напряжения и несовпадеВнию мажоритированных данных и данных от своего канала. По сигналуна входе 41,8 код ошибки из регистра 6 передается на шину 38 данныкдля последующего анализа. Затемпо сигналу на входе 41,9 происходит обнуление регистра 6. При появлении сигналов ненормы на выходах18 узлов 16 и 17 блокируется передача информации из регистра 5 через64193 40 45 50 55 5 10 15 20 5 30 35 группы 34 и 35 элементов И на соседние каналы. В режиме записи-выдачи устройство осуществляет передачу данных с входа- выхода 39 (от микропроцессора) через коммутатор 20 в регистр 5 и далее через мажоритарный блок 33 и коммутатор 26 на шину 38 и вход-выход 40. В этом случае на управляющем входе 4 1,1 присутствует нулевой сигнал, который, поступая на вход 25 коммутатора 20, настраивает его на передачу информации с входа-выхода 21 через блок 51 магистральных усилителей на выход 23, а коммутатор 26 - на передачу информации с входа 28 через магистральные усилители блока 50 на вход-выход 27. Далее устройст-, во работает аналогично рассмотренному выше алгоритму. Данные записываются в регистр 5 по сигналу на входе 41.7, затем осуществляется их мажоритирование, контроль и вы:,дача на шину 38 через указанную цепочку.Если произошел отказ одного из каналов, то устройство продолжает работать в режиме "2 из 3". При этом сигнал ненормы (выход элемента ИЛИ 37) от этого канала игнорируется . При отказе второго канала осуществляется перестройка устройства на работу в одноканальном режиме, Для этого в регистр 4 заносится соответствующий код настройки. При работе в одноканальном режиме сигналы прерывания от всех каналов игнорируются. формула изобретения 1. Многоканальное устройство для обмена данными микропроцессорной системы, содержащее три канала, каждый из которых содержит два коммутатора, регистр данных, регистр конфигурации, блок сравнения, причем в каждом канале информационные входы-выходя первого коммутатора подключены к инфор-мационным входам-выходам соответствующего микропроцессора, информационные входы-выходы второго коммутатора соединены с информационными входами регистра конфигурации и подключены к информационным входам-выходам периферийного устройства, при этом в каждом канале информационные выходы первого и второго коммутаторов соединены с информационными12 б 4193 выходов которого соединена с группой информационных входов регистраэшибок, первый, второй, третий, четвертый и пятый выходы которого соецинены с вторыми входами элементовИ первой группы, первьпЛ, второй итретий входы элемента ИЛИ соединеныс третьим, четвертым и пятым выходами регистра ошибок, четвертый и пятый информационные входы которогосоединены с выходами несравнения первого и второго узлов сравнения соответственно, выходы сравнения которых соединены с вторыми входами элементов И второй и третьей групп соответственно, причем первая группаинформационных выходов первого канала соединена с первой группой информационных входов третьего канала,вторая группа информационных входовкоторого соединена со второй группой информационных выходов второгоканала, первая группа информационныхвыходов которого соединена с первойгруппой информационных входов первого канала, вторая группа информационных входов которого соединенас второй группой информационныхвыходов третьего канала, перваягруппа информационных выходов которого соединена с второй группой информационных входов второго канала,первая группа информационных выхоЭдов которогд соединена с второйгруппой информационных входов первого канала, причем в каждом каналевторой разрешающий вход первого коммутатора подключен к шине нулевогопотенциала устройства, а первые входы первого и второго узлов сравнения подключены к шине единичного 2, Устройство по п.1, о т л ич а ю щ е е с я тем, что блок управ нератор импульсов и элемент И, причем единичный вход триггера являетг Ф" ся входом установки блока управления, группа разрядных выходов счетчика образует группу выходов блока управпения, при этом в блоке управлениявыход триггера соединен с первымвходом элемента И, второй вход которых соединен с выходом генератора импульсов, а выход - со счетным входомсчетчика, выход переполнения которого соединен с нулевым входом триггера . 8входами регистра данных, о т л ич а ю щ е е с я тем, что, с цельюповышения достоверности работы, вкаждый из каналов введены блок управления, мультиплексор, регистр ошибки, мажоритарный блок, два узласравнения, три группы элементов И,элемент ИЛИ, причем в каждом каналепервый управляющий Вход первого коммутатора, первый и второй управляющие 10входы второго коммутатора, вход установки блока управления, синхровходы регистра конфигурации, регистраошибки, блока сравнения, регистраданных, вход сброса регистра ошибки, первые входы элементов И первойгруппы подключены к группе управляющих выходов микропроцессора, выходы элементов И группы и выход эле-мента ИЛИ подключены к информацион Оным входам периферийных устройств,при этом выходы элементов И второйи третьей групп образуют первую ивторую группы информационных выходов каждого канала соответственно, 25первые и вторые группы информацион- .ных входов мультиплексора и мажоритарного блока образуют первуюи вторую группы информационных входов каждого канала, первые входыпервого и второго узлов сравненияобъединены и подключены к шине питания своего канала, вторые входыпервого и второго узлов сравненияподключены к шинам питания соседних35, каналов, при этом в каждом каналегруппа информационных выходов регистра данных соединена с первымивходами элементов И второй и третьейгрупп и третьими группами информа Оционных входов мультиплексора и мажоритарного блока, группа стробирую- потенциала каналащих входов которого соединена с группой выходов регистра конфигурации,группа информационных выходов мако ления содержит триггер, счетчик, геритарного блока соединена с группамиинформационных входов первого и второго коммутаторов и с первой группой информационных входов ьлокасравнения, вторая группа информа 50ционных входов которого соединенас группой информационных выходовмультиплексора, группа управляющихвходов которого соединена с группойвыходов блока управления и третьейгруппой информационных входов бло 55ка сравнения, группа информационных.ВНИИПИ 4/5 3 оизводственно-полиграфическое предприяти Ужгород, ул. Проектная4 50Госуделам иМоск 1 митета ССС крытий кая набТираж рственного обретений и а, Ж, Ра