Многоканальное устройство для управления энергопитанием микропроцессорной системы

.сс с ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ЗОБРЕТЕНИ АВТОРСН.И. Раппопорт и А.А, Ме81,326.7(088.8)атент США Ф 4381552,06 Р 13/00, опублик. 1орское свидетельство СС829, кл. С 06 Р 11/22,я может редельтребова ю изобГипроергосистев уст" углеа (72) Л (53) (56) П кл, САв 1) 120 ге 83.СР1983 ОЕ УСТРОЙСТВО ДЛЯПИТАНИЕМ МИКРОПР к цифровой жет быть микропро- наприотносится хинке и м оздании правлен ипулятора я которых ении всех ми, сумпри одно- каналов(54)УПРАВЛЕНИЯ ЭНЕРГО ЦЕССОРНОЙ СИСТЕМЫ (57) Изобретение вычислительной те использовано при цессорных систем мер, шахтными ман марный ток питани временном нодключ(модулей) к источнику питани оказаться большим. чем его и ное значение, допустимое по киям искробезопасности. Цель ретения является сокращение э потребления микропроцессорной мы. Цель достигается тем, что рокство, содержащее канал управления 4, включающий дешифратор адресаэлемент задержки и ключ, введенагруппа каналов, каждый из которыхсостоит из блока 9 хранения командуправления объектом, дешифратора 6адреса, элемента задержки 7 и ключа8, а в первый канал 4 введен блокхранения команд управления. Уменьшение максимального тока, потребляемого микропроцессорной системой от источника питания, происходит за счетавтоматического снятия напряженияпитания с блока 9 через некоторое времяпосле окончания обращения. 3 ил.Изобретение относится к вычислительной технике и может быть испольэовано при создании микропроцессорных систем управления, например,шахтными манипуляторами, суммарныйток питания которых при одновременном подключении всех каналов (модулей) к источнику питания может оказаться большим, чем его предельноезначение, допустимое по требованиямискробезопасности,Цель изобретения - сокращениеэнергопотребления микропроцессорнойсистемы,На фиг, 1 представлена блок-схемаустройствана фиг. 2 - временныедиаграммы работы канала управления;на фиг. 3 - пример реализации узловканала управления.Устройство (фиг. 1) содержит блокмодулей микропроцессорной. системы,ния группы, состоящие из дешифратораб адреса, элемента 7 задержки, ключа 8 и блока 9 хранения команд угравления объектом, который соединен собъектом управления 10, а также шину11 питания.Узлы каналов 3-5 управления(ППЗУ) 13, развязывающие диоды 1и 15, накопительный конденсатор 16,резисторы 17-20 и транзисторы 21и 22.Элемент 7 задержки в виде ин;егрирующей КС-цепи и имеет малое времяразряда и большое, аппаратно устанавливаемое при изготовлении, времявозвращения в исходное состояние.Устройство работает следующим образом.В исходном состоянии ключ 8 заперт, цепь питания модуля 5 разорвана и он не потребляет тока от источника питания, соединенного с шиной11 питания, В этом состоянии напряжение питания подано лишь на дешифратор 6 и элемент 7 задержки, Вследствие этого ток, потребляемый модулем 5 в рассматриваемом состоянии,оказывается малым и перестает оказывать заметное влияние на энергоем-.кость предлагаемого устройства,При обращении процессора к модулю 5 переходит в активное состояниесигнал на выходе дешифратора 6, что 20 25 .;33 45 50 55 приводит к практически одновременному запуску элемента 7 задержки, сопровождающемуся переходом в активное состояние сигнала на его выходе.Активный сигнал с выхода элемента 7 задержки поступает на управляющий вход ключа 8. Последний замыкает цепь питания блока 9, который в пассивном состоянии был отключен, Модуль 5 оказывается в активном состоянии и выполня т операции, для которых онвведен в состав микропроцессорной системы, Выполнение этих операций происходит одновременно с пребываниемв активном состоянии элемента 7 задержки и заканчивается до окончанияего выдержки времени. Продолжительность выдержки выоирается заведомобольшей, чем время выполнения операций, Это позволяет при регулярноповторящихся обращениях к рассматриваемому модулю 5 вообще не выключатьего питания и не терять машинноговремени на установление переходныхпроцессов В ЬИС, происходящих привключении питания. Регулярные повторные обращения к модулю возможны, например, если рассматриваемый модульявляется модулем ППЗУ. В этом случаепри выполнении хранящейся в нем программы в большинстве случаев процессор последовательно с инкрементомпроходит по адресам одного и тогоже модуля ППЗУ и задастую не перестает обрашаться к нему даже при выполнении команд условных или безусловных переходов,В момент окоп-,ания обращения процессора к рассматриваемому модулю5 сигнал на выходах дешифратора бпереходит в пассивное состояние, однако активное состояние выхода элемента 7 задержки сохраняется до окончания выдержки. Если в этом интервале времени очередного обращения процессора к рассматриваемому модулю непроисходит, то переходит в пассивноесостояние выход элемента 7 задержки,переводя в пассивное состояние управляющий вход ключа 8. Последнийвыключается, разрывает цепь питанияблока 5 модуля 4 и переводит его всостояние пониженной энергоемкости.Так как в каждом цикле работы про-.цессор обращается лишь к одному измодулей микропроцессорной системы,то число его модулей, одновременнонаходящихся в активном состоянии,может быть существенно уменьшенои снижен максимальный ток потребляемый микропроцессорным устройствомуправления от источника питания. Формула изобретенияМногоканальное устройство для управления энергопитанием микропроцессорной системы, содержащее канал управления, включающий дешифратор адреса, соединенный через элемент задержки с управляющим входом ключа, вход питания которого подключен к шине питания устройства и входом питания элемента задержки и дешифратора адреса, информационный вход которого является входом устройства для подключения к адресной шине микропроцессорной системы, о т л и ч а ющ е е с я тем, что, с целью сокращения энергопотребления микропроцессорной системы, в него введены группа каналов управления, каждый из которых содержит дешифратор адреса, элемент задержки, ключ и блок хранения команд управления объектом, а в канал управления введен блок хранения команд управления объектом, причем в в каждом канале управления группы информационный вход дешифратора адре" 5са является входом устройства для соединения с адресной шиной микропроцессорной системы, а выход через элемент задержки подключен к управ" ляющему входу ключа, выход которого соединен с входом питания блока хра" нения команд управления обменом, адресный вход которого является входом устройства для соединения с адресной шиной микропроцессорной системы, а выход является выходом устройства для подключения к командному входу соответствующего объекта управления, входы питания ключа, эле" мента задержки и дешифратора адреса соединены с шиной питания устройства, а в канале управления вход питания и адресный вход блока хранения команд управления объектом соединены соответственно с выходом ключа и входом р 5 устройства для подключения к командному входу первого объекта управления1416996 Составитель В,ВертлТехред Л.Олийнык орректор С,Черни 4 ТиражГосударственелам изобретеосква, Ж,писное ВНИИПИ по 133035, 5 Ужг роизводственно-полиграфическое предприми ул. Проект Редактор А.ОгЗаказ 4883 ого комитета Сбий и открытийаушская наб., д