Патенты с меткой «микропроцессорной»

Номер патента: 1538173

Опубликовано: 23.01.1990

Авторы: Борисенко, Солдатенко, Тимонькин, Ткаченко, Тюрин, Харченко

МПК: G06F 13/00

Метки: абонента, магистралью, микропроцессорной, системе, сопряжения

...из группы блоков 2 постоянной памяти, на входы-выходы 34 младших разрядов адреса подается адрес требуемой ячейки памяти в незанятом блоке памяти, а на вход 36 подается активный тровень сигнала чтения. Таким образом, например, на последний блок памяти из группы блоков 2 постоянной памяти адрес подается с входов- выходов 34 младших разрядов адреса через последний шинный Формирователь Г 1 адреса второй группы первый и второй входы разрешения которого активизированы,неактивным уровнем сигнала на последнем выходе дешифратора 5. В свою очередь, неактивный уровень сигнала на этом выходе дешнфратора 5 обеспечивает удержание выходов пос -30 позволяет, напримериспользоватьодну локальную память различнымиактивными устройствами., чта...

Номер патента: 1545221

Опубликовано: 23.02.1990

Авторы: Альтерман, Гладштейн, Комаров, Шубин

МПК: G06F 11/08

Метки: микропроцессорной, системы

...не при их однократном проявлении, а после превышения некоторого порога в их потоке. При этом могут быть установлены различные типы порогов для фиксации общей ошибки.В предлагаемом устройстве обработ ка ошибок осуществляется по двум типам наиболее важных порогов; порога плотности распределения потока ошибок и интегрального или суммарного порога потока ошибок, Плотность распределения потока ошибок характеризует частоту их появления во времени, 1545221 1 ОЭтот порог превышается, если подряд в течение некоторого заранее заданного количества последовательных циклов контроля фиксируется факт появле5 ния ошибки одного типа. Если же эта ошибка носит перемежающийся характер с количеством ошибок в пачке, не превышающем установленного...

Номер патента: 1559347

Опубликовано: 23.04.1990

Авторы: Альтерман, Гладштейн, Комаров, Шубин

МПК: G06F 11/28

Метки: микропроцессорной, системы

...значительны, так как они всегда приводят 40 ляется сигнал, свидетельствующий обошибке. Этот сигнал через элементИЛИ 16 поступает на установочный входтриггера 5, переводя его в единичноесостояние, В результате на выходе 6ошибки устройства появляется сигнал,свидетельствующий об ошибке. Напримерпри попытке извлечения команды из зоны ОЗУ на выходе блока постоянной памяти (табл. 2) устанавливается код010 и, соответственно, выбираетсявход мультиплексора 3, связанный с выходом У шифратора 2. СигналМ 1,(табл. 3), поступивший на вход шиФратора 2 при извлечении команды, вызывает Формирование на выходе У шифратора уровня логической единицы, которыи через мультиплексор 3 и элементИЛИ 16, поступает на установочный вход 20триггера 5, что приводит...

Номер патента: 1564620

Опубликовано: 15.05.1990

Авторы: Ваврук, Кузнецов, Онышко, Перепичка

МПК: G06F 9/06

Метки: микропроцессорной, системой

...поступает на входмногорежимного буферного регистра 2.Запись. байта состояния в многорежимный буферный регистр 2 производится аналогично описанному, Разрешающий сигнал с выхода многорежимного буферного регистра 2 поступает на входы элементов И 8.1 - 8.Ивторой группы,Так как только на одном из выходов второго дешифратора 5 уста 1564620новлец разрешающий сигцал для работы с блоком 1.1 памяти, поступающий на вход элемента И 81 второй группы, та сигнал с входа 21 разрешения ввода информации проходит только через элемент И 8.1 второй группы и поступает на вход блока 1,д. памяти. Данные, считанные из ячейки памяти блока 1.д. памяти, определенные 10 адресом на адресном входе 16, поступают в микропроцсссор через первый вход-выход 14...

Номер патента: 1566332

Опубликовано: 23.05.1990

Автор: Комаров

МПК: G06F 11/28

Метки: микропроцессорной, системы

...блока активируется сигналом выборки с выхода блока 1 постоянной памяти лишь в моменты обращения к программнолу ПЗУ (табл. 1). При этом адресный вход блока 14 постоянной памяти подключен к тем же младыим разрядам шины адреса контролируемой системы, что и программное ПЗУ, ц адресуется синхронно с цим. Контрольные числа записываются в ячейки блока14 постоянной памяти по адресам, цо которьм в программном ПЗУ расположены первые байты команд.В процессе функционирования контролируемой системы контрольые чсла извлекаются из блока 14 постоянной памяти и сравниваются с состоягнем счетчика 4, Если результат суммировация совпадает с контрольным числом, то делается вывод О нормальном функционировании контролируемой системы. В противном случае...

Номер патента: 1585799

Опубликовано: 15.08.1990

Авторы: Булавский, Гавзов, Дрейман

МПК: G06F 11/22

Метки: дуплексной, микропроцессорной, системы

...автомат в виде парафазного Т-триггера, работа которого описывается таблицей. 10 30 35 Выход элементов Такт Вход 53 5443 44 41 42 1 1 0 2 0 1 3 1 0 4 0 1 1 О0 1 0 1 1 0 0 1 0 1 1 0 1 0 При любом нарушении парафазности сигналов на входах 53 и 54 или повреждении элементов и связей на выходах 50 элементов 4 1-44 парафазного триггера появляются сигналы "0000" или "1111" и разблокировать его можно, только/ подав одновременно на установленные входы 55 и 56 логический сигнал "0". 55При появлении на выходах 14 и 15 компаратора 13 сигналов "00" или "11" через элемент 57 срабатывает одновибратор 58 и на выходе 26 блока 25 формирования появляется сигнал запроса прерывания, который поступает на соответствующие входы 27 и 28 микропроцессоров 3 и...

Номер патента: 1605239

Опубликовано: 07.11.1990

Авторы: Васильев, Гончаренко, Жабин, Савченко, Самофалов, Ткаченко

МПК: G06F 11/28

Метки: микропроцессорной, системы

...шины 2, Таким образом, если адрес системной шины соответствует адресу регистра 17 контрольного слова, то на выходе селектора 18. адреса появится логическая единица (селектор адреса представляет собой схему сравнения кода с константой). Логический результат работы селектора адреса по сигналу КСИА записывается в триггер 19. Выход триггера 19 включается сигналом разрешения обращения к регистру. Сигнал с триггера 19 в случае операции записи (КВЫВОД) или чтения (КВВОД) через элемент 26 задержки фор- .5 мирует ответный сигнал блока 7. Величина задержки, формируемой элементом задержки, определяется требованиями к временным соотношениям. В случае программного чтения магистральный приемопередатчик 16 блока 7 переключается на направление...

Номер патента: 1621030

Опубликовано: 15.01.1991

Авторы: Гнедовский, Маслова, Подзолов, Тимонькин, Ткаченко, Тюрин, Харченко, Хлебников

МПК: G06F 9/46

Метки: микропроцессорной, прерываний, системы

...команды выходы шинного Формирователя 7 переводятся в высокоимпедансное состояние, так как свхода 22 подтвеждения прерывания снятактивный уровень сигнала вследствиетого, что микропроцессор выполняетцикл выборки команды из памяти после цикла прерывания по значениюкоманды рестарта,Первая команда обработки прерывания прецставляет собой, например,команду безусловного перехода в область памяти, где записана программаобработки конкретного прерывания,После осуществления такого переходасчетчик 8 обнуляется и импульс с еговыхода переполнения, поступающий на55вход элемента ИЛИ 11, обнуляет триггер 9. Мультиплексор 5 отключаетсяот выходов 1,6 группового блока 1приоритетных прерываний и вновь подключается к части адресных линий адресных входов 16...

Номер патента: 1640693

Опубликовано: 07.04.1991

Автор: Комаров

МПК: G06F 11/00

Метки: микропроцессорной, системы

...обращений к этим устройствам, Однако в мультипрограммных М 11 Свозможны некорректные ситуации, связанные с ложным переходом в результате сбоя или отказа элементов системы от одной задачи к другой в пределах одного устройства МПС, Например, если в результате сбоякосвенного адреса происходит ложный переход от памяти данных одной задачи к памяти данных другойзадачи, то механизм контроля не обнаруживает этот факт, так как и втом и в другом случае осуществляется корректное обращение к ОЗУ. Дляобнаружения подобных ситуаций, связанных с ложным переходом от однойзадачи к другой в пределах одногоустройства МПС, перед передачей управления очередной запачг ;, регистр16 загружается ее номер, а в процессе выполнения этой задачи...

Номер патента: 1654871

Опубликовано: 07.06.1991

Авторы: Погорелов, Торошанко

МПК: G11C 11/00

Метки: вычислительной, запоминающее, микропроцессорной, системы

...отрицательный импульс на выходе которого устанавливает триггер 7 в нулевое состояние, а также через элемент ИЛИ 8 проходит на вычитающий вход 19 счетчика 4, формируя в нем ненулевой код. При этом сигнал логической единицы с инверсного выхода триггера 7 поступает на вход 21 выборки второго блока 2 памяти, разрешая его работу, а сигнал логического нуля с прямого выхода триггера 7 запрещает работу первого блока 1 памяти. В результате в последующих машинных циклах данной команды микропроцессор обращается к блоку 2 памяти, в котором хранятся данные.Если одно из последующих обращений микропроцессора в память являет45 ся записью данных, то код данных по- .дается на информационный вход-выходустройства 23, а на вход 27 управления записью...

Номер патента: 1661776

Опубликовано: 07.07.1991

Автор: Лупенко

МПК: G06F 13/00

Метки: внешним, микропроцессорной, системы, сопряжения, устройством

...инверсном выходе триггера 8 устанавливается высокий уровень разрешения доступа (сигнал П 8), сообщая внешнему устройству через выходную клемму 10 об освобождении локального канала, и внешнее устройство подключается к каналуеПосле окончания работы с каналом внешнее устройство снимает сигнал запроса, и на входной клемме 1 устанавливается логический нуль (Б 1), это приводит к установке триггера 8 в единицу и снятию разрешения доступа с клеммы 10. Первый же положительный фронт импульсов генератора 3 переводит триггер 2 в состояние логического нуля и на его инверсном выходе формируется. уровень логической единицы, который запускает Формирователь 5 импульса, формирующий короткий импульс (05 на фиг. 2). Этот импульс проходит по цепям устройства...

Номер патента: 1700558

Опубликовано: 23.12.1991

Авторы: Остроумов, Пикин, Сидоренко, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 11/36

Метки: микропроцессорной, системы

...входов25 01.0 гп накапливающего сумматора 2 соответственно. Входы дешифратора 4 кодов команд соединены с шиной 18 данныхмикропроцессора, первый 20, второй 21 выходы дешифратора 4 кодов команд соединеЗО ны с первыми входами первого 10 и второго11 элементов ИЛИ соответственно, Третий23 выход дешифратора кодов команд соединен с вторыми входами первого 10 и второго11 элементов ИЛИ, выходы которых соеди 35 нены соответственно с первым А 1 и вторымА 2 входами второй группы информационных входов А 1 Ащ накапливающего сумматора 2. ао На входы АЗ,Агп второй группы информационных входов А 1 Ап 1 накапливающего сумматора поданы сигналы "Лог, 0", Четвертый 22 выход дешифратора 4 кодов команд соединен с управляющим входом накапли вающего сумматора...

Номер патента: 1725210

Опубликовано: 07.04.1992

Авторы: Ладыгина, Сташков

МПК: G06F 1/04, G06F 9/00

Метки: воздействий, микропроцессорной, программируемый, системы, управляющих, формирователь

...запускается сигналом с выхода триггера 62, который устанавливается по переднему фронту тактовой частоты при подаче сигнала "Пуск" по входу 17. Высокий уровень напряжения с прямого выхода триггера 62 поступает на С-вход триггера 61 защелки и разрешает прохождение на счетчик 29 "Тактовой частоты счетчика" с входа 15.С этого момента счетчик 29 начинает отсчитывать импульсы тактовой частоты, а выходы первой секции счетчика 29 поступают на схему 4 сравнения (фиг.9),В момент подачи сигнала "Пуск" счетчик 40 адреса обнулен. Выходы его через коммутатор 45 подключены к адресной шине запоминающего устройства 3, поскольку нет обращения к запоминающему устройству 3 по параллельной записи и чтению. По той же причине сигналы 33, 37, 38 находятся...

Номер патента: 1737453

Опубликовано: 30.05.1992

Авторы: Мощицкий, Тимонькин, Ткаченко, Харченко, Худошин

МПК: G06F 11/26

Метки: микропроцессорной, системы

...первого цикла следующей команды код в счетчике 4 уменьшается в очередной раз единицу и в счетчике 4 должен установиться нулевой код, Я этом случае на выходе элемента ИЛИ 14 формируется нулевой сигнал, который поступает на первый вход элемента И 22. На инверсном входе элементе И 22 отсутствует сигнал запрета, следовательно, нулевой сигнал с выхода элемента ИЛИ 14 через элемент И 22 и элемент ИЛИ 15.подается нв информационный вход триггера 12. По отрицательному перепаду сигнала Ф 2 в первом такте нулевой сигнал на информационном20 30 ле трехбайтовой команды на выходах счетчика 5 формируется код приращения на вторую группу входов сумматора 8, равный 40 45 50 12 этот единичный сигнал фиксируется и на выходе 37 устройства формируется...

Номер патента: 1741137

Опубликовано: 15.06.1992

Авторы: Пикин, Талейко, Ткачев

МПК: G06F 11/00

Метки: микропроцессорной, системы

...вызванных несвоевременнымобнаружением этих ошибок. На фиг. 1 приведена структурная схема устройства, на фиг. 2-4 - функциональные схемы соответственно запоминающего блока последовательности команд, коммутатора и счетчика команд; на фиг. 5 и 6 - временные диаграммы работы устройства.Устройство для контроля микропроцессорной системы (фиг. 1) содержит блок 1 управления, запоминающий блок 2 последовательности команд, блок 3 контроля, коммутатор 4, счетчик 5 команд, элемент ИЛИ 6, триггер 7, сумматор 8 по модулю два и узел 9 управления, содержащий элемент ИЛИ - НЕ 10, первый элемент И 11, элемент И - ИЛИ 12, триггер 13, первый 14 и второй 15 одновибраторы, элемент НЕ 16, дешифратор 17, второй элемент ИЛИ 18, третий элемент И 19, второй...

Номер патента: 1753474

Опубликовано: 07.08.1992

Авторы: Пикин, Рыбка, Ткачев

МПК: G06F 11/26

Метки: микропроцессорной, системы

...1 МТЕ с выхода 40 микропроцессора равен "0" и микропроцессор выдает по шине данных сигнал состояния 1 ИТАграммы в поле будет записан код (000)2, 55Сигнал ЙТА поступает также на вход синхронизации триггера 10, который по заднемуфронту сигнала ЙТА сигналом с прямого выхода триггера 9 переводится в единичное состояние. Единичный сигнал с прямого вы"Подтверждение прерывания" (разряд ОО = =1 слова - состояния),Этот сигнал используется для разрешения выдачи на шину данных команды и адреса перехода на подпрограмму прерывания, Подпрограмма прерывания в данном случае представляет собой набор функциональных тестовых программ (тест Отест 7), каждая из которых имеет в своемсоставе модуль перехода, модуль собственного теста, модуль опроса сигнала...

Номер патента: 1758792

Опубликовано: 30.08.1992

Авторы: Во, Чаплыгин

МПК: H02M 1/08

Метки: вентильного, генератор, кода, микропроцессорной, опорного, преобразователя, системы

...сети 10 подключен к установочному входу счетчика 8, а источник постоянного напряжения 11 - к второму входу дополнительного кампаратара 4; на фиг. 2 и 3 - временнь,е диаграммы работы, причем диаграммы фиг. 3 являются продолжением диаграмм фиг, 2, где 12 - импульс И на выходе генератора импульсов 1, 13 - сигнал на инверсном входе первого каньюнктара 2, 14 - сигнал на выходе первого коньюнктара 2, 15 - сигнал на выходе интегратора 3, 1 б - сигнал источника постоянного напряжения 11, 17 - сигнал на выходе дополнительного компаратора 4, 18 - сигнал на выходе второго каньюнктора 5, 19 - сигнал на выходе узла задержки б, 20 - сигнал на счетном входе счетчика 8.Принцип действия устройства заключается в следующем.В момент естественной...

Номер патента: 1787302

Опубликовано: 07.01.1993

Авторы: Генин, Яковлев

МПК: H01H 69/01, H02H 5/04, H02H 7/08 ...

Метки: защиты, микропроцессорной, состояния, сохранения, тепловой, электродвигателя

...10 15 20 25 30 35 40 45 менного исчезновения напряжения питания устройства или сбоя в его работе.Сущность изобретения заключается в том, что в устройстве сохранения состояния микропроцессорной тепловой защиты электродвигателя параллельно конденсатору и разрядному резистору дополнительно введен второй ключ с входом управления, подключенным к другому выходу микропроцессора. Устройство сохранения состояния микропроцессорной тепловой защиты, периодически корректируя напряжение на конденсаторе путем его заряда или разряда, создает в виде напряжения "копию" содеркимого рабочих ячеек ОЗУ, отражающих тепловое состояние нагрузки."Копия" в виде напракения на конденсаторе в случаях кратковременного пропадания напряжения питания или при сбоях в...

Номер патента: 1815638

Опубликовано: 15.05.1993

Авторы: Пикин, Талейко, Ткачев

МПК: G06F 11/00

Метки: микропроцессорной, системы

...3 в нулевое состояние имитирует выход микропроцессора 20иэ состояния "ожидания" и соответствующую этому установку нулевого уровня сигнала подтверждения "ожидания". На аналогичном выходе ЮА 1 Т микропроцессора также формируется нулевой сигнал по переднему фРонту импульса фазы Г 1, Таким образом, на выходе триггера 3 и выходе.триггера 3 и выходе микропроцессора ИIА 1 Т формируются синхронные сигналы, которые сравниваются схемой сравнения 9, Реэуль тат сравнения фиксируется в триггере 1 позаднемуфронту импульса фазы Е. Дальнейшее распространение сигналов на выходах второй 10 и третьей 11 схем сравнения в режиме "ожидание" блокируется при помо щи элементов 13 и 14 И, посредством нулевого сигнала на инверсном выходе 3. (промежуток времени т...

Номер патента: 1466532

Опубликовано: 20.11.2005

Авторы: Евдолюк, Крамфус, Куцаков, Степанов

МПК: G06F 13/00

Метки: микропроцессорной, системой

Устройство для управления микропроцессорной системой, содержащее основную постоянную память, основную оперативную память, дополнительные блоки постоянной памяти, дополнительные блоки оперативной памяти, дешифратор, с первого по третий выходы которого соединены соответственно с единичным входом триггера и с первыми входами первого и второго элементов И, выходы которых соединены с входами инициации основных постоянной и оперативной памяти, адресные и управляющие входы которых соединены с адресными и управляющими входами устройства, вход-выход данных которого через шину данных соединен с выходом основной постоянной памяти и входом-выходом основной оперативной памяти, третий элемент И,...