Устройство для контроля логических блоков

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 167413 ся)з 6 06 Е 11/26 ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР МИТЕТОТКРЫТИЯМ ОПИСАНИЕ ИЗОБРЕТЕНИ К АВТОРСКОМУ ЕЛЬС(56) Авторское свидетельство СССР % 1363212, кл. 6 06 Р 11/00, 1987.Авторское свидетельство СССР В 1277118, кл, С 06 Р 11/26, 1986.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ(57) Изобретение относится к области автоматического контроля средств вычислительной техники и. может применяться в автоматизированных системах управления Изобретение относится к автоматиче скому контролю средств вычислительно техники и может применяться в автоматизи рованных системах управления и контроля Цель изобретения - повышение достоверности контроля за счет осуществления выбора эталона на том же самом испытательном стенде, на котором впоследствии производится разбракевка очередных обьектов контроля, а также подтверждение в каждом такте разбраковки исправности эталона.На фиг.1 представлена структурная схема устройства; на фиг.2 - пример реализации блока управления,Устройство содержит (фиг.1) генератор 1 тактовых импульсов, элемент И 2, генератор 3 тестов, а блоков 4 14.е разделительных элементов, контролируемый логический и контроля. Целью изобретения является повышение достоверности контроля. Для этого в устройство, содержащее генератор тактовых импульсов, генератор тестов, эталонный логический блок, первый блок сравкения, выполненный в виде а элементов сравнения, первый коммутатор, первый триггер, первый элемент индикации и блок управления, введены группа из а блоков разделительных элементов, элемент И, второй блок сравнения, выполненный в виде в элементов сравнения, два элемента ИЛИ, второй коммутатор, второй триггер и второй элемент индикации, а эталонный логический блок выполнен в виде Й однотипных с контролируемым логических узлов. 1 з,п. флы,2 ил. блок 5, й однотипных логических узлов 6,1.6.й, образующих эталонный логический блок 6, первый блок 7 сравнения, второй блок 8 сравнения, элементы 9.1 и 9.2 ИЛИ, коммутаторы 10.1 и 10.2, триггеры 11.1 и 11.2, элементы 12.1 и 12.2 индикации, блок 13 управления, Блоки 7 и 8 содержат в элементов 7,1.7.а и 8.18 лп сравнения,На фиг.2 представлена схема блока управления. Блок управления содержит переключатель 14 пуска, формирователь 15 импульса, элемент 16 задержки, регистр 17 кода, счетчик 18, триггер 19.Выход генератора 1 соединен с одним из входов элемента 2, первый и второй входы которого соединены с инверсными выходами триггеров.11,1.и 11,2 соответственно, а выход элемента 2 соединен с входом синхронизации генератора 3, Выход индикации конца цикла генератора 3 соединен с соот 3 167413240 50 ветствуощим входОм блока 13 управленРя, а информационные выходы генератора 3 со. единены с соответствующими входачи и) блоков 4,1,4 лп, управляощие входы которых соединены с третьим выходом блока 13 управления, а вход сброса генератора 3 соединен с вторым выходом блока 13 управле. ния и входами сброса триггеров 11.1 и 11,2, Первые выходы блоков 4.1 ,4.П) соединены с соответствующими входами-выходами контролируемого логРческого блока 5, а остальные и) выходов блоков 4,1.4.псоединены с соответствующими входами элементоь.8.18,п блока 8 сравнения и с соответству. Ощими входами-выходами узлов б.1.6.К, Образующих эталбнььй блок 6. При этом входы-выходы узла б,К соединены та,оке со вторыми входами соответствующих элементов 7.17.гп блока 7 сравнения, выходы которых соединены с ссответствуощими входами элемента 9,1, а выходы гп элементов 8.18,п) блока 8 сравнения соединены с соответствующими входами элемента 9,2, Выход элемента О).1 соединен с информационным входом коммутатора 10.1, а вьход элемента 9.2 соединен с информационным )ходом коммутатора 10,2, Гривом управля ющие входы коммугаторов соединены с первым выходом блока 13, Выходы и)мутаторов ",0,1 и 10,2 соединены с соответствующими информационными входами тоиггеров 11.1 и 11.2 прямые выходы которых соединены с входами соответствуощих элементов 12.1 и 12,2 ин,.",1 ации,В блоке 13 управления сход формпрователя 15 импульса соединен с Одним из контактов перекпю,ателя 14 пуска, второй контакт которого пОдключен к шине нулево го потенциала, а прямой выход формирователя 15 импульсОв соединен с входом элемента 16 задержки и входами сброса счетчика 18 и триггера 19 блока и является Вторым выхОДОм б)лока, Инверсный выход формирователя 15 импульса является, ретьим выходом блока. Выход элемента 16 задержки соединен с входаи синхронизации счетчика 18, информационный вход которого соединен с соответствуощим о одом регистра 17 кода, а вход вы итания с етчика 18 является входом блока, Выход переполнения счетчика 18 соединен с установочным входом триггера 19 блока, инверсный выход кптпрОго является первым выходом блока,УстроЙство работает следующим ОбраЗОМ,При нажатии перекгпочателя 14 пускаформирователь 15 вырабатывает импульс сброса, устанавливаощий счетчик 18, триггер 19 блока упр: зпеия, генератор 3 тестов и триггеры 11 в исходное состояние соо.ьетствующее отсутствию свечения элементов 12 индикации, На инверсных выходах триггеров 11 и соответственно на первом и втором входах элемента 2 устанавливается высокий потенциал, что разрешает прохождение тактовых импульсов с выхода генератора 1 на вход синхронизации генератора 3, на информационных выходах которого появляются п)-разряднье наборы стимулирующих воздействий, которые поступают на информационные входы гп блоков 4.14 лп. После окончания импульса сброса на инверсном выходе формирователя 15 появляется низкий потенциал, поступающий на входы разрешения блоков 4.1.4.п), которые начинают передавать выходные наборы, фОрмируемые генераторОМ 3., на входы контролируемого блока 5 и на входы й Однотипных 6,16.М узлов, Образующих эталонный блок. Злементы 7 Л 7.п) блока 7 сравнения сравниваот сигн.Лы на выходах блока 5 и узла 6,К и в случае несовпадения реакций выдают с гнал через элемент 9.1 и коммутатор 10,1 на триггер 11,1, на прямом выходе которого устанавливается высокий потенциал, сас;взтствуюций свечению индикатора 11., а на инверсном выходе триггера 1"1 устанавливается низкий потенциалкоторый подается на первый вход элемента 2, запрещая поступление импульсов с выхода генератора 1 на вход генератора 3,Злементь 8.1,8,п) блока 8 сравнения сравнивают сигналы на выходах узлов 6.16 Л 1, Образующих эталонный блок, и в случае несовпадения реакций выдают сигнал через элемент 9,2 и коммутатор 10,2 на триггер 11,2, на прямом. выходе которого устанавливается высокий потенциал, соответствующий свечению индикатора 12,2, а на инверсном выходе триггера 11,2 устанавливаетсп низкий потенциал, который подается на второй вход элемента 2, запрещая поступление импульсов с выхода генератора 1 на вход генератора 3,Блок 13 упоавления работает следующим образом, Импульс сброса с прямого выхода формирователя 15 импульса, через элемент 16 задержки, поступает на вход синхронРзацРи счетчика 18, Обеспечивая запись в счетчик кода числа циклов, заданного оегистром 17 кода, Иа вычитающий вход счетчика 18 поступают с георатора 3 импульсы индикации конца цикла. При совпадении числа вычитающих импульсов с кодом числа циклов, на выходе переполнения счетчка 18 пояьляется импульс, кото,)ый устанавливает на прямом выходе риггера 19 блока высокий потенциал. При этом на инверсном выходе триггер 19 устанавлива 1674132- ется низкий потенциал, который запрещает прохождение импульсов церез коммутаторы 10,1 и 10,2.В качестве контролируемого логическо. го блока, а также узлов эталонного блока в устройстве могут быть использованы интегральные микросхемы, в т.ч. и микропроцессоры, а также цифровые логические. блоки, При этом принцип формирования эталонного блока, а также проверки состояний эталонного блока и контролируемого логического блока не изменяется и соответствует описанному выше принципу работы устройства.Формула изобретения 1. Устройство для контроля логических блоков, содержащее генератор тактовых импульсов, генератор тестов, эталонный логический блок, первый блок сравнения, выполненный в виде е элементов сравнения, первый коммутатор, первый триггер, первый элемент индикации и блок управления, причем управляющий вход и выход первого коммутатора соединены соответственно с первым выходом блока управления и установочным входом первого триггера, вход сброса которого подклацен к второму выходу блока управления, прямой выход первого триггера соединен с входом первого элемента индикации, о тл и ч а ю щ е е с я тем, что, сцелью повышения достоверности контроля, оно содержит группу из в блоков разделительных элементов, элемент И, второй блок сравнения, выполненный в виде в элементов сравнения, два элемента ИЛИ, второй коммутатор, второй триггер и второй элемент индикации, а эталонный логический блок выполнен в виде й однотипных логических узлов, при этом 1-й информационный выход генератора тестов (1 1 Ыа)подключен к информационному входу 1-го блока разделительных элементов, управляющий вход которого соединен с третьим выходом блока управления, первый информационный выход 1-го блока разделительных элементов и первый вход 1-го элемента сравнения первого блока сравнения объединены и образуют вход-выход устройства для подключения к 1-му входу-выходу контролируемого логического блока, )-й разряд второго информационного выхода (Я) с Я) 1-га блока разделительных элементов подключен к)-му входу 1-го элемента сравнения второго блока сравнения и 1-му входу-выходу )-го логического узла эталонного логического блока, 1-й вход и выход первого элемента ИЛИ соединены соответственно с выходом 1-го элемента сравнения первого блока сравнения и информационным входом первого коммутатора, 1-й вход и выход в,орого элемента ИЛИ подключены соответственно к выходу 1-го элемента сравнения второго блока сравнения и информационному входу второго коммутатора, управляю;ций вход и выход которого соединены соответственно с первым выходом блока управления и установочным входом второго триггера, вход сброса и прямой выход второго триггера подключены соответственно к второму выходу блока управления и входу второго элемента индикации, первый, второй и третий входы и выход элемента И соединены соответственно с инверсными выходами первого и второго триггеров, выходом генератора тактовых импульсов и входом синхронизации генератора тестов, выход конца цикла которого подключен к входу блока управления, а второй вход 1-го элемента сравнения первого блока сравнения соединен с 1-м входом-выходом М-го логического узла эталонного логического блоха,2, Устройство по п,1, о т л и ч а ю щ е ес я тем, что блок управления содержит пе- . рекл:.оцатель пуска, формирователь импульса, элемент задержки, регистр кода, счетчик и триггер, инверсный выход которого является первым выходом блока, первый и второй контакты переклюцателя пуска подключены соответственно к шине нулевого потенциала блока и входу формирователя импульса, прямой выход которого соединен с входом элемента задержки, входом сброса счетчика, входом сброса триггера и являетсявторым выходом блока, инверсный выход формирователя импульса является третьим выходом блока, а информационный вход, счетный вход, вход синхронизации и выход переполнения счетчика подключены соответственно к выходу регистра кода; входу блока, выходу элемента задержки и установочному входу триггера.1674132 Составитель Г, ВиталиевТехред М,Моргентал эктор М, Товти аказ 2923 ВНИИПИ Гос роизводственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина Тираж 389твенного комитета по изобретени113035, Москва, Ж, Раушская Корректор М. МаксимишинецМПодписноем и открытиям при ГКНТ СССРаб., 4/5