Патенты с меткой «фурье»

Номер патента: 1233166

Опубликовано: 23.05.1986

Авторы: Карташевич, Курлянд

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, фурье

...блока 3 управления, поскольку нет необходимости в прерывании работы блока управления вследствие отсутствияопераций умножения,При нулевом показателе экспоненциального множителя синус показателя равен нулю, а косинус показателяединице, Поэтому на выходе умножите 12331 бблей, осуществляющих умножение на синус показателя экспоненциального множителя, устанавливается сразу потенциал логического 0, а на выходе5 умножителей, осуществляющих умножение на косинус - потенциал логической "1".При равенстве Р/2 показателя экспоненциального множителя синус показателя равен единице, а косинус нулю. Соответственно на выходы умножителей, осуществляющих умножение на синус показателя экспоненциального множителя, проходит информация с первых входов...

Номер патента: 1233167

Опубликовано: 23.05.1986

Авторы: Алферов, Итенберг, Леонов

МПК: G06F 17/14, G06F 9/34

Метки: адресов, алгоритма, быстрого, преобразования, формирования, фурье

...пример определения последовательности адресов операндов при выполнении второй итерации 1 б-точечного быстрого преобразования Фурье (т,е. М =1 б, р - "э12331 б 7 Таблица 1 Номер "бабочки" Номер "ба бочки" со Новый номер"бабочки" Номергруппы Адрес операнда согласнэграфу тельность "бабочектельностьадресов в группе в группе гласнографу 5 2 3 О О О О О О 12 12 1 О 13 10 14 В результате для формирования не обходимых адресов достаточно изменить положение младшего разряда счетчика 4 адресов относительно его остальных разрядов в зависимости от номера выполняемой итерации. На первой итера О ции достаточно подключить выход 5, младшего разряда счетчика адресов к выходу 13 старшего разряда адреса устройства, а выходы 5 - 5 остальных разрядов...

Номер патента: 1234846

Опубликовано: 30.05.1986

Авторы: Каневский, Куц, Некрасов, Чечь

МПК: G06F 17/10

Метки: арифметическое, быстрого, преобразования, фурье

...9-12,регистров 1-8, 17-20, 22,24, 25 и26 и сумматоров 13-16 аналогичнаописанной, поэтому при описании работы устройства в последующих тактахбудем упоминать только прием в регист 4ры действительных и мнимых частейпроизведений Р(т): КеР (1), ЕщР(т.),КеР (1+1), 1 щР (1+1) и т.д,1Во втором полутакте на сумматорах 13-16 вычисляются значения соотнетстненно КеР(т) Ке 1)т + О, Вех (1)кЕв 1)11+ 0; РеР т,з.+1) + Рех (1+2) кф, ,м,т 31 тпР (з.+) + ЕтчР (т.+3) . Результатытпроизведенных операций на сумматорах 13-16 записываются соответственно в регистры 17-20. На сумматоре 23производится Формирование разности21 тпР (1) - 1 ЕвР, (т) + Е пР (т+2),в регистр 27.4 записывается результат 1 вР(1) - 1 щР (т+2), н регистр26,3 записывается 1 тпР,(1) + ЕтпР...

Номер патента: 1238102

Опубликовано: 15.06.1986

Автор: Авраменко

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра, фурье

...коэффицихода интегратора при достижении ра- ,ентов .Уолша на спектральную матривенства й=Т. 15 цу преобразований, поступающую сПреимуществом предлагаемого спо- входа 7. Вычисленные таким образом соба вычисления спектра сигнала по .коэффициенты преобразования Фурье интегральным функциям Уолша являет- поступают для хранения во второй .ся то, что для своей реализации он . блок 8 регистров.не требует генерирования интегральных функций Уолша, за счет которых Формула изобретения производится существенное усложнениеконструкциианализатора спектра Фу-Анализатор спектра Фурье, содеррье. жащий аналого-цифровой преобраэоваНа чертеже изображен анализатор35 тель, анализатор спектра Уолша, выспектра Фурье. ход которого подключен к...

Номер патента: 1242985

Опубликовано: 07.07.1986

Автор: Бабанский

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, фурье

...второго операнда.С дзьдхода второго дешифратора 10на вход блока 7 поступает начальноезначение адреса коэффициентов. Посигналу с третьего блод(а 8 управления, поступающему на вход блока 7,выполняется предварительная запись вблоке 7 начального значения адресад(оэсрфициентов,На вход блока 7 адреса коэффициентов с пятого выхода блока 8 управления поступает сигнал, которыйзацает в блоке 7 текущее значение адреса коэффициентов.Перед началом работы устройстванеобходимо на вход 13 блока 8 управ -лення подать сигнал числа итераций,для рассматриваемого примера этот,сцдчдал равен двоичному коду числа че.тыре, Начало работы устройства определяется приходом импульса Пускца перилдд вход 12 блока 8 управленияпосле этого тактовые импульсы, поступающие...

Номер патента: 1242986

Опубликовано: 07.07.1986

Авторы: Ваврук, Захарко, Мельник, Цмоць

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...19 и 20 поступаот соответственно значения КеЛ.,4, КеВ 4,1 пВ;, 1 пА;Выражение (1 ) выполняется в устройстве за время Т, = .унц + 2 о + кч- вреия выполненияопераций умножения исложения;- задержка информациив коммутаторе.(2 и (3) выполняютсяза время Т = щ + Сщ+ -ыгде Сф, - время срабатывания дешифратора. При выполнении алгоритма БПФ числоопераций вида (2) равно Б, где55 Н - число отсчетов, число операцийвида (3) равно И/2-1, число операцийвида (1) равно .Я/2-1 од Б - 3/2 И+.Тогда время выполнения И-точечногоБПФ с испольэовацием предлагаемогоустройства равноТ = (-И) Т + (-1 орМ- - 3+2)Т 3, 1 3 2 " 2 2 15Время выполнения Б-точечного БПФ с использованием иэвестного устройства равноИ И, ОТ = - 1 оК И (вин +2си) й - 1 о 8 ЕТ,2...

Номер патента: 1247891

Опубликовано: 30.07.1986

Авторы: Зайцев, Нагулин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...арифметического блока выполняется в блоке 6 формиро-вания дополнительного кода. Последовательность формирования адресов управляется сигналом первого разряда счетчика 4 отсчетов, от селектированного соответствующим сигналом номера итерации с выхода дешифратора На произвольной итерации при нулевом состоянии сигнала 1-го разряда счет 1247891чика отсчета на выход блока 6 формирования дополнительного кода пропуска. ются сигналы 2, 3(К+ 1)-го разрядов счетчика 4 отсчетов без изменений и используются в качестве адреса.пер. вого результата. Когда сигнал 1-го разряда счетчика 4 отсчетов принимает единичное состояние, выполняется преобразование сигналов 2, 3 О (К+1)-го разрядов счетчика 4 отсчетов описанным выше способом. При этом на выход...

Номер патента: 1249533

Опубликовано: 07.08.1986

Авторы: Евсеев, Назаренко

МПК: G06F 15/332

Метки: быстрого, преобразования, процессор, фурье

...и вычитатель, выход которого подключен к первому информационному входу входного коммутатора, первыйвыход которого подключен к входуэлемента задержки, выход которогоподключен к первому информационномувходу выходного коммутатора, первыйвыход которого подключен к первомувходу вычитателя и первому входу сумматора, выход которого подключенк второму информационному входу выходного коммутатора, второй вход выУстройство работает следующим образом,На каждый очередной входной отсчед устройство выдает выходной отсчет, при этом операции, выполняемые устройством, однозначно определяются счетчиком 11, работающим синхронно с входными отсчетами. Все операции производятся над комплексными числами, каждый каскад выполняет базовую операцию, описываемую...

Номер патента: 1254505

Опубликовано: 30.08.1986

Авторы: Галанина, Лапий, Лебедев

МПК: G06F 17/14

Метки: двумерного, дискретного, преобразования, фурье

...2 7,3 2,3 0,4 1,4 2,4 и . 0,0 1,0 2,0 0,1 1,Таблица 165 198 231 36 33 бб 11,0 12,99 и,п 10 У 13 О 14 О 15 О 16 0 17 О 18 О 19 О 30 363 396 429 462 495 528 561 594 627 и, и 20,0 21,0 22,0 23,0 24,0 25,0 26,0 27,0 28,0 29,0 693 726 75 92 825 858 89 957 30,0 0,1 1,1 2,1 3,1 4,1 5,1 6,1 С выхода блока 1 двумерный массив записывается в блок 5 и из него считывается в блок 2 в порядке, указанном на фиг. 1, в соответствии с ал 2 горитмом: на первый сверху блок 2, подается х п =О, Я,-1; и = 01;на второй - х п =(Г Й -1 п = 11и т.д. Из группы блоков 2 считываются числа в соответствии с (2). Числа3 Р Ь, и ) записыаются в блок 6.Числа из блока 6 в порядке, указанном на схеме, считываются на вторую группу блоков 3, состоящую из М поразрядных блоков...

Номер патента: 1254506

Опубликовано: 30.08.1986

Авторы: Каневский, Куц, Логинова, Некрасов, Третьяк

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...аналогична описанной.В первом такте первого шага навторой итерации (состояние счетчика 8 тактов 000) синхроимпульсомМ 2.2 32.2 выполняется запись Еш А +ко1254 50 б боказывает, так как на управляющем входе регистров 15.2 и 1 б.2 присутствует значение "0"),В третьем такте второго шага (состояние счетчика 8 тактов 0010) синхроимпульсом 32.2 выполняется занг-пись 1 пг А, в регистр 28.2, по синК-дхроимпульсу 35 в регистр 34 записы 2 Пвается соя1 с (1 с = 11/2), единич" 32 П+ Ке А я 1 п1 с (1 с = И/2 - )юИ-Ив регистр 28.2, Состояние управляющих входов 22.1, 22.2, 23,2, 24, 25 "0"управляющего входа 23. 1 - " 1", в умножитель 19 поступает значение 1 щ аг,г, в регистр 34 записан2 тя 1 п1 с (1 с = И/2 - 1) и поступаетБна вход сумматора 27, на...

Номер патента: 1265794

Опубликовано: 23.10.1986

Авторы: Григорьев, Дергачев, Кравец, Фриде, Шпильберг

МПК: G06F 17/14

Метки: быстрого, каскадное, преобразования, фурье

...111/2 двухточечных ДПФ и описывает порядок вы 1- борки операндов;61 единичная матрица порядка 2 матрица двухточечного ДПФ; а 1 1-1 -11)я х 1, В9 О 1 в диагональная матрица, определяющая умножение вектора промежуточных данных на весовыекоэффициенты; и = 1 о 8,111;Хх 1 аЯ 0, 1-1 О, 11 1-11 1 ЦВ)И =ехР -1в ,211бн - мономиальная матрица двоичноинверсной перестановки порядка 111.Модифицировайный алгоритм БПФ получается из традиционного на основе матрицы 1,Г О Р, ) , которая задает разделение компонент выборки входного сигнала Х на четные и нечетные компоненты каждой ее половины. (1 (9 Рц ) Х:Х , Х ХХ, Х 11 ХНП 1 Х ИП-1 гХ 11 Х 11Х 111, 1в Ф(.11пары операндов, отстоящих во времени друг от друга на 111/2 тактов. С выходов арифметического...

Номер патента: 1267431

Опубликовано: 30.10.1986

Авторы: Кустов, Лапенко, Ляшук

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...всего массива входных операндов,устройство работает следующим образом,В момент прихода операнда КеС;на вход задания операнда устройства55 триггер 10 под воздействием.отрицательного фронта тактового импульса,поступающего с выхода генератора 9тактовых импульсов, устанавливает 12674314ся в нуленое состояние, т.е, инверсный выход триггера 10 устанавливается н состояние логической единицы.Регистры 1, 2, 4, 5, 6, 8, 11 записывают данные, поступающие наих Л-входы, по положительному фронтуна С-входах. Следовательно, при подаче операнда КеС; на вход устройства и переключении триггера 1 О н нулевое состояние, на выходе регистра2 установится значение КеС, (фиг. 1и 2).В момент формирования логической единицы генератором 9 тактовыхимпульсов, на вход...

Номер патента: 1270775

Опубликовано: 15.11.1986

Авторы: Карташевич, Ходосевич

МПК: G06F 17/14

Метки: быстрого, преобразования, процессора, фурье

...второго разряда регистра. Этот логический потенциал через элемент И 15 поступает на управляющие входы коммутаторов 18-20, управляющий вход коммутатора 14 переводит их в такое состояние, при котором на выходы коммутатоО ров проходят сигналы с вторых входов. Кроме того, элемент И 17 открывается и пропускает на вход младшего разряда адреса блока оперативной памяти процессора сигнал с выхода триггера 4, причем триггер 5 генерирует сигналы управления (записью-считыванием) блоков оперативной памяти процессора через узел 9 блокировки (при этом запрещается запись в блоки опе ративной памяти. Таким образом, осуществляется последняя, (п+2)-я итерация БПФ. Формула изобретения 25 Устройство управления для процессора быстрого преобразования Фурье,...

Номер патента: 1273944

Опубликовано: 30.11.1986

Авторы: Боюн, Головин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...12 по модулю дваи двух старших разрядов сумматораблока 1 управления, которые определяют номер квадранта аргумента функций з 3 п(ха ) и соз(ацд ). Остальныеразряды сумматора 11 блока управле"ния определяют адрес значениязхп(5. ьд) ипи соз( ьАЗ ) в соответствующем блоке памяти, 12739445 По достижении заданного числа отсчетов, равного Б, на выходе переполнения счетчика 9 появляется сигнал, свидетельствующий о том, что внакапливающих сумматорах 3 и 3 на 3 4коплено истинное Значение коэффициентов дискретного преобразованияФурье. С выхода переполнения счетчика 9 сигнал поступает на нулевойвход триггера 5 и выход 16 готовнос фти результата устройства. Частотадискретизации входного сигнала х (С),поступающего на вход 13 устройства,равна...

Номер патента: 1277135

Опубликовано: 15.12.1986

Авторы: Карасев, Шангин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...спектры - в блоке 17 памяти и поступают ка второй и первый входы арифметического блока 5 соответственно, Результаты перемножения записываются в блок 3 памяти. Адреса считывания спектра сигнала образуются на счетчике 20 и через второй вход мультиплексора 9 (определяется кодом на четвертом выходе блока 12 Формирования команд) и регистр б поступают на адресный вход блока 2 памяти. Адреса считывания эталонного сигнала формируются на счетчике 20.Адреса записи результатов для блока 3 памяти образуются следующим образом, Известно, что для выполнения операции обратного преобразования Фурье достаточно перед ее выполнением кроизвестипереупаковку массива следующим образом: Исходный массив: 0,1,2,3 М,ИПереупаковочныймассив:О, И, И, 3, 2, 1 Кроме...

Номер патента: 1278883

Опубликовано: 23.12.1986

Авторы: Медведев, Сысоев

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, усеченного, формирования, фурье

...тригонометрического коэффи-. циента).В рассматриваемом примере в этом случае А 1 = 000, А 2 = 00 и АЗ =000. Так как в Сч 2 и записан О, а на инверсных выходах всех разрядов Сч 2,кроме младшего, находится код 11, на выходе блока 11 сравнения находится логический нуль (РЗ = О). Поэтому н алгоритме выполняется переход от вершины 8 к вершине 9, Так как сигнал У 2 при этом не вырабатывается, сигнал У 4 добавляет к содержимому Сч 2 единицу. После этого по сигналу Уб на выходах См, См 2 и СхСд считываются адреса А 1 =010, А 2=011 и АЗ= =000. В следующем цикле считываются коды 00, 101, 000 и наконец, коды 110, 111 и 000. При этом на выходе .блока 11 сраннения появляется логическая единица, так как с Сч 2 записан код 11. Поскольку на выходе...

Номер патента: 1278884

Опубликовано: 23.12.1986

Авторы: Мельник, Перков, Шангин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...блока 3. Блок 21 синхронизации при второй итерации (четных итерациях) операции БПФ нырабатывает строб записидля блока 15. Причем на третьем выходе дешифратора 3 вырабатываются адреса записи, а на четвертом выходедешифратора 13 - адреса считывания,которые, как аыло описана, поступаютна адресные входы блоков 3 и 15.Процесс вычисления на последующихитерациях ныполняется аналогичнымобразом, После выполнения последней,денятай, итерации регистр 21 обнуля,ется и с выхода переноса сигнала "1поступает на вход астанана блока 24.Процессор переходит в режим астанава.При этом на выходе разрешения выполнения операции ввода-вывода устанавливается сигнал0 , чта служит сигналом запрета для операций ввода-вывода,Таким образом, в блоке 15 находится...

Номер патента: 1278886

Опубликовано: 23.12.1986

Авторы: Невельсон, Шафранский

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...Для обеспечения этога блок 19 формирования кодов аргумента, принцип работы которого описан вьппе, под управЛением импульсов с выходов А и В блока 20, на своих выходах Р, К, Я, Формирует четыре различных аргумента, которь 1 е с помощью коммутатора 17 поступают последовательна на вход блока 18 вычисления синуса. Другая секция этого коммутатора, синхронно с первой секцией, последовательно подключает результат вычисления сйну - са, т.е. выход блока 18, к ячейкам буферного регистра 16. В результате этого, в регистре 16 для каждого К-го коэффициента Фурье будут находиться значения синуса от четырех различных аргументов. апр.деляемых формулсмис( 0 1, ,адерж 1 нн я 1 се 1:. ре - гистра 16 п ре.".егся иа в,оды умножи 1 еля 14 и блок;Я. езу...

Номер патента: 1278887

Опубликовано: 23.12.1986

Авторы: Гнилицкий, Корчев, Повидайко

МПК: G06F 17/14

Метки: выполнения, преобразования, фурье

...60 фиг, 3) блока 8 иливыхода 43 (условное изображение 61на фиг. 3) блока 9, поступают на инфор"мационные входы 42 и 44 коммутато-ра 10 соответственно, который передает на свой выход 45 информацию стого блока 8 или 9, который находится на текущем интервале анализа врежиме выдачи информации. Моментыдискретизации поступают на тактовыйвход 46 блока 1 и тактовые входы 47сумматоров-вычитателей 12, Условноинтервалы анализа входного сигналадлительностью Т можно разбить на нечетные и четные, Начнем рассмотрениеработы узлов устройства с нечетногоинтервала. Нечетному интервалу навыходе 36 блока .7 будет соответствовать уровень лог, "0", а четному ингтервалу - лог, "1" (сигнал 59 нафиг. 3), Этот сигнал 59 подается науправляющий вход 38...

Номер патента: 1278888

Опубликовано: 23.12.1986

Авторы: Витязев, Широков

МПК: G06F 17/14

Метки: базовой, быстрого, выполнения, операции, преобразования, фурье

...У записывается код интерпо 2 оляции, поступающий с младших разрядов регистра 16 блока вычисления целой части, Под воздействием сигнала У 1 код интерполяции начинает сдвигаться в сторону старших разряцов. Старший разряд регистра 30 сдвига подается на инверсный вход логического элемента 31 совпадения и на прямой вхоц логического элемента 32 сов падения. На вторые вхоцы логических элементов совпадения подается сигнал записи У, . Е 1 а входы регистров 33 и 34 поступают операнды с выхода коммутатора 29, который работает в зависимости от сигнала управления У(,7. С выходов регистров 33 и 34 операнды поступают на сумматор 35. С выхода сумматора 35 операнды через коммутатор 29 поступают на входы регистров 33 и 34 и взависимости от старшего...

Номер патента: 1282156

Опубликовано: 07.01.1987

Автор: Чернов

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...Эти разность и сумма, а также КеА , 1 шА (сдвинутые КеА, 1 шА) поступают на сумматоры 24-27, выходы которых являются выходами операндов КеХ, 1 шХ, КеУ, 1 шУ, определяемых выражением (1).35 Если в процессе формирования сумм и разностей не происходит переполнения разрядной сетки (не возникает переноса из старшего разряда) ни одного из сумматоров 22-27, то операнды40 КеХ, 1 шХ, Ке 7, 1 шУ и их порядки - порядок Х, У, снимаемые с выхода счетчика 10, записываются в ОЗУ импульсом, проходящим через элемент И 13 по входу тактовых импульсов ТИ 2.45Если в одном из сумматоров 22-27 возникло переполнение, то оно, проходя через элемент ИЛИ 28 и элемент И 14, запрещает прохождение импуль сов ТИ 1 и ТИ 2 через элементы И 12 и 13, блокируя тем самым...

Номер патента: 1283790

Опубликовано: 15.01.1987

Авторы: Боюн, Головин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...личина приращений ь х сигнала х(С) по модулю меньше единицы и в сторону старших разрядов, если величина приращений дх; сигнала х(г.) по модулю больше единицы на количество разрядов, равное коду на выходе приращений аналого-цифрового преобразователя 6. Разрядность сумматора 13 и счетчика 11 блока управления равна 1 оВИ.45Если значение приращения ьх положительное, т,е, на знаковом выходе приращений аналого-цифрового преобразователя 6 равно "0", то коды содержимого накапливающих сумматоров 31 50 и З,поступающие через мультиплексоры 5, и 5 на входы соответственно третьего 3 и четвертого 3 накапьливающих сумматоров со сдвигом на а разрядов, суммируются с содержимым 55 накапливающих сумматоров 3 и 3 соответственно. Значение ш определяется...

Номер патента: 1287174

Опубликовано: 30.01.1987

Авторы: Орлов, Шафоростов

МПК: G06F 17/14

Метки: дискретного, преобразования, фурье

...с целью упрощения устройства, оно содержит и групп косинусныз и синусных блоков понижения порядка первого типа (п=.1 оо И, И - размер преобразования по (2-(-1) 40 (р=1,п) блоков в р-й группе, и групп косинусных и синусных блоков понижеР пия порядка второго типа по (2 +2 х(-1)блоков в р-й группе и (и) групп блоков суммирования-вычитания 45 по 2 в (-1)"7 з " блоков в каждой группе, причем первая группа выхода р-го косинусного блока понижения по" . рядка первого типа р-й группы подключена к группе входов (р+1)-го ко синусного блока понижения порядка второго типа (р+1)-1 группы, втораяи третья группы выходов р-го косинус- ного блока понижения порядка первого типа р-й группы подключена к груп" 55 пам входов соответственно (р+1)-го...

Номер патента: 1287175

Опубликовано: 30.01.1987

Авторы: Востряков, Каневский, Котов, Краснощеков, Сергиенко

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...жителе 2 и произведение з 2 через сумматор-вычитатель 7 записывается в регистр 5. У, 2 из блока 15 сдвига пересылается в регистры 3 и 4. В двенадцатом такте произведениейкУ, 2 складывается с содержимым регистра 5 и квадрат нормализованного модуля А 2 "=(Хо + У) записывается в регистр 5, в этом же такте из блока 14 памяти весовых коэффициентов по адресу, составленному из старкших разрядов числа Х, 2 выбирается значение 1/(Х 2"), которое пересылается в регистр 4. Новый операнд А1 из шины 28 записывается в нулевой регистр блока 1 и в регистр 6. В тринадцатом такте из блока 16 памяти значений арктангенса по адресу, определяемому старшими разрядами чис 2 ЯК к ла А, 2 , выбирается значение А, 2/А 2, которое загружается в блок 15 сдвига для...

Номер патента: 1287176

Опубликовано: 30.01.1987

Автор: Шафоростов

МПК: G06F 17/14

Метки: вычисления, преобразования, фурье

...Аункциональнаяструктура устройства, на фиг.2 и 3функциональные схемы первого и второго, третьего комбинационных блоков.Устройство для вычисления преобразования Фурье (Аиг,1) имеет Ивходов и И выходов, содержит первый,второй и третий операционные блоки1-1,1-2,1-3,и ( И/2 (двухвходовых)сумматоров 2. Первый операционный.блок 1-1 (Аиг.2) имеет М входов иМ/23 + 1 выходов и содержит И-входовой сумматор 3 и узел 4 памяти коэффициентов.Таким образом, операционный блок1-1 по Е-му выходу реализует функциюу(ь); 1 с ==0Ы=г у(з.) 1 (2 з 1 с); 1 1 с 1 И/21.и определяет значения Аункции А, (1 с) в (6).Второй и третий операционные блоки 1-2, 1-3 (Аиг.3) имеют И входов и (И/23 выходов и содержат группу из узлов 5 памяти коэфАициентов, груп,пу...

Номер патента: 1288716

Опубликовано: 07.02.1987

Автор: Федоровская

МПК: G06F 17/14

Метки: быстрого, преобразования, процессорный, устройства, фурье, элемент

...производиться одновременно, поэтому из двух длительностей -"умножения" и "сложения", выбирается наибольшая и с этим тактом работает ПЭ, Таким образом, сигналыР 1, Р 2, РЗ одинаковые, имеют толькоразличную первоначальную задержку.При записи информации в регистры 3134 в регистры 15-20 производится запись информации с умножителей 11-14(результат произведений второй парыоперандов на вторые коэффициенты функции "окна"), а на регистры 1-6 происходит запись следующих пар операндов и коэффициентов функции окна После выполнения первой интерации сигналы 0 и 0 изменяют свое значение на инверсное, при этом открытым получается второй вход всех коммутаторов. По сигналу Р 1 через коммутаторы 7 и 8 в регистры 5-6 записываются значения соответственно...

Номер патента: 1288717

Опубликовано: 07.02.1987

Автор: Шафоростов

МПК: G06F 17/14

Метки: дискретного, преобразования, сигналов, фурье

...8) состоит иэ умножителя 15 с весом (-1)" в 1 пй (21 с+1)/2" - для ,косинусного канала устройства и с весом я 1 пз (2 Е+1)/2для синусного канала устройства, предназначен для формирования сигналов по Формулам: для косинусного канала и,определяет значение сигналов Ъ (д)и ав формулах (10) и (11),лок 1, - 2 (Фиг. 6) суммироваР 5ния второго рода (синусный) состоитиз двух групп по (2" -1) (двухвходовых алгебраических) сумматоров 9и 10. Блок предназначен для Формирования двух групп сигналов из входной,последовательности (2 " -1) сигналов по формуламЬ (ш)=а (ш)+а(2 -ш);15Ь (2 ) а (2 );а+ (ш)=а (ш)-а (2 -ш)ш=1,22 -1,и определяет значение сигналов Ь(1), 20а(з.) в формулах (16) и (17).Блок 2-2 умножения второго рода(фиг. 7) состоит из группы (2...

Номер патента: 1290348

Опубликовано: 15.02.1987

Авторы: Алексеев, Беляев, Шутяев

МПК: G06F 17/14

Метки: дискретного, преобразования, фурье

...в И-м цикле с его завершением по сигналу, сформированному элементом 50, переданному через предварительно деблокированный единичными сигналами на выходах счетчика 65 и сканатора элемент И 60 и элемент ИЛИ 63 триггер 64 переключается в исходное нулевое состояние. В этом же цикле с появлением единичного сигнала переУполнения счетчика 65 инвертированным значением этого сигнала блокируется элемент И 55, что исключает появление в последующем на выходе 20 сигнала обращения в памяти цифровых фильтров до начала очередного цикла работы всего обнаружителя в целом (по сигналу запуска на входе 30).Сигнал с выхода 21 блока 18 в качестве сигнала готовности передается19., 12в блок обработки 26, реализующйтребуемый алгоритм обнаружения. Впроцессе...

Номер патента: 1290350

Опубликовано: 15.02.1987

Авторы: Лапий, Лебедев

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...5 и 1 ), хранится результат (В 1 к)р 5 (аналогично для 17- 3), а в узле 17-2 по адресу, составленному стыковкой слов (В и (Ч ")р 5,Р 5 хранится результат (В Ч р 5 (аналогично дпя 17-4). Например, в канале с модулем Р =62, если В=001111 , а И = 010000 , то адрес будет 001111- 010000. По этому адресу хранится число (В 1 ) = (240) = 54 =10110 Аналогично в узле 17-5 и 17-7 по 2-К -разрядным адресам (А) (В ) храйятся вычеты (Ср 5 = А + + (ВМр 5, а в узле 17-6 и 1-8 хранятся вычеты (Д) Р = с(А+к+ (ВЧрз . Таким образом, время вЫ- полнения операциибабочка" в блоке 17 составляет 2 ТНа последнем шаге преобразования (при М=О, М=1) выключаются элементы И 12-1, 12-2, включаются элементы И 13- 1, 3-2, узлы памяти 10-1, 10-2,0-5, 10-6 подключаются к...

Номер патента: 1290351

Опубликовано: 15.02.1987

Авторы: Боюн, Головин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

..."0", что соответствуетположительному приращению входногосигнала х(Г), то содержимое выбранных ячеек блоков памяти 5 и 5,поступающее в накапливающие сумматоры 8, и 8 через мультиплексоры 7, и7 , складывается с содержимым этиход 1же сумматоров. 40Подключение выходов блоков памяти 5 и 5 ко входам накапливающих3сумматоров 8, и 8 через мультиплексоры 7 и 7 обеспечивает реали1 фзацию операции сдвига содержимого 45ячеек первого 5, и второго 5 блоковА(3 д) сх ХСОя ( д Г 3) =Х, СОя О+ХКвО=дх, С, +ьх, С, + дх С++дх памяти на величину приращения по модулю, кратную целой степени двойки.По достижении заданного числа отсчетов И, равного целой степени двойки, на выходе переполнения счетчика 4 появляется сигнал, свидетельствующий о том, что в...