Устройство для реализации быстрого преобразования фурье

СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИХ О 980(ш 4298 1)4 С 06 Р 15/332 ИСА 3 ь.ИфА,2:,Ьс .ЕНИЯ ИЗ тС.Бабаи ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ Н А ВТОРСНОМУ СВИДЕТЕЛЬСТ(56) Лвторское свидетельство СССР 2 886005, кл. С 06 Г 15/332, 1980.Авторское свидетельство СССР , Р 809198, кл. С 06 Р 15/332, 1979. (54) УСТРОЙСТВО ДЛЯ РЕАЛИЗАЦИИ БЫСТ РОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ (57) Изобретение относится к вычислительной технике и может быть использовано для цифровой обработки сигналов, спектрального анализа различных случайных процессов. Цель изобретения - повышение быстродейст вия устройства, Устройство для реализации быстрого преобразования . Фурье (БПФ) содержит блок памяти,арифметическии блок, блок постоянной памяти, блок управления, а для достижения цели в него введены блоки элементов И и ИЛИ, блоки счетчи ков и реверсивных счетчиков, два дешифратора, соединенные соответствующим образом. Быстрое преобразование Фурье осуществляется по алгоритму Кули-Тычки, в котором входные отсче-: ты сигналов расположены в обычном порядке, а выходные спектральные составляющие расположены в двоично-ин. версном порядке. Вычисление базовой операции выполняется с замещением данных в оперативной памяти, Последовательнасть вычисления базовых опера" ций в алгоритме Кули-Тычки определяется эа счет группирования базовых операций, соответствующих двум, че тырем, восьми точкам БПФ и т.д.10 ил.Изобретение относится к вычислительной технике ц ьожет быть использовано для цифровой обработки сигналов, спектрального анализа различных случайных процессОв. 5Целью изобретения является повышение быстродействия устройства.1 а фцг.1 представлен алгоритмбыстрого преобразования Фурье (БП 1);на Фиг.2 - функциональная схема устройстза: на фиг.3 - Функциональнаясхема арифметического злока; на1 Ш .4 - схема блока элементов И; на4 п 1 .5 - схема блока реверсивцых счет.чиков; на Фиг,б - схема блокэлемезтов ИЛП: на Фиг.7 - схема блокасчетчиков; на фиг.8 - схема блокауправления; на Фиг.9 - схема первого дешцфратора; на Фцг.10 - схемавторого дешнфратора. 20Ус г 1 ойство для реализации БП 11 г.2) содерхцт блок 1 (опе 1 эативцэй 1 памяти арифметически блок 2,блок 3 постоянной памяти, блок 4элемептогз 11, блок 5 реверсивных 25счезчцкои, блок 6 элементов ИЛИ,блоксчетчиков, блок 8 управлеш, первый дешифратор 9, второй де;1 фрзтор 10, цнформаццонцьй вход 11устройства, вход 12 запуска устрой- З 0"пз, вход 13 задания числа итераций устройства, счетный вход 14.Лр 1 метцческий блок 2 Яиг,3) соэср, т реобразователь 15 кода, пе 1 э -эз,1 Л мультиплексор 16, второй мультц 35ппексор 17, сумматоры 18 - 20, вычптатепц 21 - 23, умножители 24 - 27,Входы 28 - 31 яззляются первымцвходным ариФметического блока 2, причем ча вход 28 поступает действц 40тельная часть комплексного числа первого операнда, на вход 29 - мнимаячасть комплексного числа первого операнда, на вход 30 действительная45часть комплексного числа второго операнда, ца вход 31 - мнимая частькомлексного числа второго операнда.Вход 32 является вторыгл входом арифметического блока 2, на который поступает действительная часть комплексного весового коэффициента, Вход 33 является третьим входом арифметическогоблока 2, ца которыи подается мнимаячасть комплексного весового коэффициента, Вход 34 является четвертымвходом арифметического блока 2, нанего поступает сигнал управления прцвычислении первой диагонали. Вход 35 является пятым входом арифметического блока 2, на него поступает сигнал управления при вь;числении второй диагонали, Выходы 36 - 39 являются выходами арифметического блока 2, причем выход 36 является выходом действительной части комплексного числа первого операнда, выход 37 - мнимой частью комплексного числа первого операнда, выход 38 - действительной частью комплексного числа второго операнда, выход 39 - мнимой частью комплексного числа второго операнда,Блок 4 элементов И ,Ьиг,4) содержит первые элементы ИЕ 40, вторые элементы П-НЕ 41 и элементы 11 Е 42. Вход 43 является первым входом блока 4, вход 44 - ззторым гзходогл блока 4, а выход 45 - выходом блока 4.Блок 5 реверснвных счетчиков ,1 эиг.5) содержит счетчик 46, вход 47 является первым входом блока 5, вход 48 - вторым входом блока 5, вход 49 третьзлм входом блока 5, вход 50 - четвертым входом блока 5, а выход.51 - выходом блока 5.Блок 6 элементов ПЛИ-НЕ ,рцг,б) содержит элементы ИЛИ-НЕ 5 ц элементы И 11 И 53, Вход 54 является первым входом блока 6, вход 55 - вторым входогл блока 6, вход 56 - третьим входом блока 6, а выход 57 - выходом блока 6.Блок 7 счетчиков Яэцг.7) содержит счетчик 58, вход 59 является первым входом блока 7, вход 60 - вторым входом блока 7, вход 61 - третьим входом блока , а выхоц 62 - выходом блока . Блок 8 управления ,Фиг.8) содерхит счетчики 63-67, элементы И-НЕ 68-71, элементы НЕ 72-76, одповибраторы 78-80. Вход 81 является первым входом блока О, вход 82 - вторым входом блока 8, вход 83 - третьим входом блока 8, вход 84 - четвертым вхо. дом блока 8, вход 85 - пятым входом блока 8, вхоц 86 - шестым входом блока 8, а выход 87 - первым выходом блока 8, выход 88 - вторым выходом блока 8, выход 89 - третьим выходом блока 8, выход 90 - четвертыгл выходом блока 8, выход 91 пятьм выходом блока 8, выход 92 - шестым выходом блока 8.Первый дешиФратор 9 (Фцг.9) содер. жнт дешифратор 93, элементы НЕ 94, Вход 85 является входом первого дешцфратора 9, а выход 96 - первым142985 выходом, и выход 97 - вторым выходомпг 1 рвого дешифратора 9,Второй дешифратор 10 (фиг.10) содержит дешифратор 98, элементы НЕ 99,элемент И-НЕ 100. Вход 101 являетсяФвходом второго дешифратора 10, а выход 102 - первым выходбм, выход 103вторым выходом , выход 104 - третьимвыходом, выход 105 - четвертым выходом второго дешифратора 10. ОБыстрое преобразование Фурье осуществляется по алгоритму Кули-Тычки(фиг.1), в котором входные отсчетысигнала расположены в обычном порядке, а выходные спектральные состав- г 5ляющие расположены в двоично-инверсном порядке. Вычисление базовой операции выполняется с замещением данных в оперативной памяти.Последовательность вычисления базовых операций в алгоритме Кули-Тычки определяется за счет группирования базовых операций, соответствующих двум точкам БПФ, четырем точкамБПФ, восьми точкам БПФ и т,д. Расположение этой последовательностибазовых операций в алгоритме КулиТьюки (фнг, ) имеет вид диагонали,проходящей из нижней части алгоритма на начальных итерациях в верхнююруется по однотипным весовым коэфчасть к последней итерации. На основании такого наглядного сравнениявведем понятие диагональ, котораябудет состоять из базовых операций,имеющих одинаковое число окружнос 35тей (фнг.1). Диагональ имеет свойномер, который соответствует числуокружностей в базовой операции, входящей в данную диагональ. Число диагоналей в алгоритме БПФ равно числуг 1 итераций, Минимальный номер диагонали равен единице, максимальный номер диагонали равен й Организация вычисления БПФ на основании диагоналей и базовых блоков позволяет построить вычислительный процесс таким образом, что вычисление базовых операций группифициентам, чем и обеспечивается возможность использованич в арифметическом блоке известного значения весового коэффициента. При вычислении первой диагонали значение несового коэффициента для всех базовых операций равно единице, для второй диагонали значение весового коэффициента равно мнимой единице. Значениявесовых коэффициентов, равные единице и мнимой единице, позволяют невыполнять умножения в арифметическом,блоке при вычислении базовых операцийна первой и второй диагоналях. Исключение операции умножения при вычислении баэовых операций на первой и второй диагоналях приводит к уменьшению времени выполнения этих базовых операций, и тем самым ул 1 еньшешдо времени вычисления первой и второй диагоналей, а отсюда и общего времени вычисления БПФ.Рассмотрим работу устройства (фиг,2) на примере вычисления шестнадцатиточечного БПФ.Вычисление шестнадцатиточечного БПФ состоит из вычисления четырех диагоналей. В первой диагонали на Начало вычислений для каждой диагонали расположено в алгоритме БПФ в 45 зависимости от номера диагонали и со.ответствует: для первой диагонали вычисления начинаются на первой итерации, для второй диагонали - на второй итерации, для третьей диагонали - на 50 третьей итерации, и т.д,Окончание вычислений для всех диагоналей расположено в алгоритме БПФ на последней И итерации..Вычисление БПФ по алгоритму 55 (фиг.1) осуществляется путем вычисления диагонали с последовательным увеличением номера диагонали, начиная от единицы и кончая номером диагонали ц,Кроме введенного понятия - диагональ, и известного понятия базоваяоперация определим еще понятие базового блока в алгоритме БПФ (фиг,1)как группу базовых операций на итерации, имеющую одинаковые весовые коэффициенты. Базовый блок может состоятьиз одной, двух, четырех и т.д. - до1/2 базовых операций, На первой итерации в базовый блок входит М/2базовых операций; на второй итерации - Ь/4 базовых операций и т.д.,и на последней и итерации в базовыйблок входит одна базовая операция.Для первой и второй диагоналей валгоритме БПФ (фиг.1) на каждой итерации расположен один базовый блок.Для третьей, четвертой, пятой ит,д. - до 1 диагонали в алгоритмеБПФ на каждой итерации расположено,соответственно, два, четыре, .восемьи т,д. - до Ь/4, базовых блоков .Загрузка адреса в блок 5 выполняется по сигналу, поступающему ца ддход с ддторого выхода блока 8 управления, Начальное значение адреса поступает на вход блока 5 с выхода бддока, 4. Прц начале вычисления каждой диагонали импульсом, поступающим на вход блока 5 с шестого выхода бло. ка 8 управления, происходит установка в нуль адреса перрого операнда. Текущее значение адреса первого операнда прц вычислении базовых операций внутри базового блока определяется путем добавления единицы к зналеддддю адреса при поступлении каждого тактового импульса на вход блод(а 5 эIЧисло базовых операций с первого выхода первого дешцфратора 9 поступает на входы блока 4 иблока 6.Значение адреса первого операнда свыхода блока 5 поступает на входы блока 4. На выходе блока 4 по сигналам, поступающим на его входы, формируется начальное значение адреса первого операнда. В блоке 6 по сигналам, поступающим на его входьд, вычисляется значение адреса второго операнда, Под воздействием сигнала,30 каждой итерации имеется один базовый блок, в которьдддд иа первой итерации входит восемь базовых операций,на второй итерации - четыре базовыхопераций, на третьей, - две, и на5четвертой - одна, В первой диагоналипереход с одной итерации ца другуюне требует смещения значения адреса первого операнда, поэтому дз блоке 5 при дзычисленидд первой диагоналдд не производится загрузки начального адреса,Вторая диагональ также состоитиз одного базового блока на,итерации, но цри переходе в вьпднглсниях 15с итерации на итерацию происходитсмещение адреса, Поэтому в блоке 5п 1 н переходе к следующей итерацииосуществляется загрузка начальногоадреса. На третьей и четвертой диагоцалях находятся соответственно,два и четыре базовых блока, Поэтодгу после вддчддследдия базового блока. и прц переходе к вычддсддедддиьд ца следукдщей итерации для третьей и четд;ортой диагоналей происходит смещепцс адреса, сддедоватслдддо, в этихслучаях необходимо выполнить начальдудо загрузку адреса в блоке 5. поступающего на вход блока 6, на еговыход поступает либо значение адреса первого операнда с входа, либополученное в блоке 6 значение адреса второго операнда.С дзьдхода второго дешифратора 10на вход блока 7 поступает начальноезначение адреса коэффициентов. Посигналу с третьего блод(а 8 управления, поступающему на вход блока 7,выполняется предварительная запись вблоке 7 начального значения адресад(оэсрфициентов,На вход блока 7 адреса коэффициентов с пятого выхода блока 8 управления поступает сигнал, которыйзацает в блоке 7 текущее значение адреса коэффициентов.Перед началом работы устройстванеобходимо на вход 13 блока 8 управ -лення подать сигнал числа итераций,для рассматриваемого примера этот,сцдчдал равен двоичному коду числа че.тыре, Начало работы устройства определяется приходом импульса Пускца перилдд вход 12 блока 8 управленияпосле этого тактовые импульсы, поступающие па третий вход 14 блока 8управления и вход блока 5, обеспечива.ют последовательную передачу сигналовмежду блоками.1С первого выхода блока 8 управле,дсия на вход первого дешифратора 9подается код номера итерации, по которому опрецеляется число базовыхопераций в базовом блоке. С четвертого вдяходьд блока 8 управления навход второго дешцфратора 1 О подаетсякод номера диагонали, по которому оп.ределяется число базовых блокови начальное значение адреса коэффициентов.На четвертый вход блока 8 управления поступает сигнал управления привьдшследдии первой диагонали. На пятыйвход блока 8 управления с выходапервого дешифратора 9 поступает сигнал числа базовых операций. По шестому входу в блок 8 управления с выходавторого дешифратора 10 поступает сигнал числа базовых блоков.Па вход 11 устройства поступаютвыборки сигнала в обычном порядка,которые записываются в блоке 1 оператцвпой памяти. В блоке 3 постояннойпамяти записадщ комплексные значениякоэффддциеддтов, расположенные в дво-ично-инверсном порядке следованиясвоих номеров.7 1242В арифметический блокно входуиз блока 1 оперативной памяти поступают два значения операнда, подругим входам из блока 3 постоянной памяти поступают, соответственно, 5 действительная и мнимая части комплексйого коэффициента, Арифметический блок 2 осуществляет вычисление базовой операции двухточечного БПФ, результаты вычисления базовой опера О ции с выхода арифметического блока 2 заносятся в блокоперативной памяти на прежние адреса ячеек памяНа фиг,7 показан пример практической реализации блока 7. Последний выполнен ца двоичцом счетчике 58, повходу 59 поступает импульс записиинформации с входа 61 в счетчик 58,по входу 60 поступают счетные импульсы. Двоичный код адреса коэффициентов с выходов счетчика 58 поступаетна выход 62,На фцг.8 показан пример практической реализации блока управления, который состоит из счетчиков 63 - 67;элементов И-НЕ 68 - 1, элементов НЕ72 - 76, элемента И 77, одновибрато -ров 78-80. На первый вход 81 поступает сигнал логической "1" определяющий пуск устройства для реализацииБПФ. На второй вход 82 поступает код числа итераций. На третий вход 83 поступаюттактовые импульсы, каждый приходящийтактовый импульс определяет одну выполненную базовую операцию БПФ. Почетвертому входу 84 ца элемент 2 И-НЕ71 поступает сигнал управления о вычислении первой дпагонали. По пятомувходу 85 на счетчик 63 поступает код 40 ти.15Уменьшение времени вычисления базовой операции в арифметическом блоке 2 при вычислении базовых операцийца первой диагонали осуществляетсясигналом управления, поступаю;,цм с20выхода второго дешифратора 1 О ца входарифметического блока 2. Для второйдиагонали уменьшение времени вычисления базовой операции обеспечивается сигналом управления, поступающим25с выхода второго дешифратора 10 цавход арифметического блока 2,Лрифметический блок 2 (фиг.3) работает таким образом, что вычислеццябазовых операций ца первой ;. второйдиагоналях состоят в выполнении сум 30мы и разности на сумматорах 18 и 19и вычитателях 21 и 22 между действи-,тельными и льцимыми частями комплексных значений первого и второго операнда. При вычислении оставшихся диагоналей кролле первой ц второй, что соответствует отсутствию сигналов управления, поступающих ца входы 34 и 35, вычисления базовой операции выполняются с подключенными умножителями 24 - 27, сумматором 20 и вычитателем 23 с дальнейшим выполнением операции суммы и разности на сумматорах 18 ц 19 и вычитателях 21 и 22. 45На фиг. 4-10 показацы примеры практической реализации блоков вновь внедренных в устройство для реализации БПФ. Максимальное число итераций, которое может быть использовано в приведенных примерах, равно семи.На фиг,4 показан пример практической реализации блока 4. Последний является комбинационной схемой, по вхо.ду 43 поступает число базовых операций, которое совместно со значением текущего адреса первого операнда, поступающего по входу 44, на элеме 985 8 тах "И-ПЕ 40 и 41 и элементе НЕ 42 вычисляет начальное значение адреса первого операнда при переходе к вычислениям следующего базового блока ца выполняемой итерации.На фиг,5 показан прилер практической реализации блока 5, Последний выполнен на двоичном счетчике 46, по первому входу 47 поступает импульс записи информации с входа 49 в счетчик 46, по входу 48 поступает импульс сброса в нуль счетчика 46, по входу 50 поступают счетные импульсы. Двоичный код адреса первого операнда с выходов счетчика 46 поступает на вход вход 51.На фиг.6 показан пример практической реализации блока 6 второго операнда, Блок 6 представляет собой комбинационную схему на элементах 2 ИЛИ-НЕ 52 и элементах 2 ИЛИ 53. При отсутствии на третьем входе 56 логической едици.",ы адрес первого операнда с входа 55 поступает на выход 57, Вычисление адреса второго операнда происходит при поступлении на вход .56 логического нуля, тогда по соответствующему разряду с входа 54 к адресу первого операнда по схеме ИПИ добавляется единица, в результате чего ца выходе 5 формируется значеа цие адреса второго операнда.числа базовых операций, которые необходимо выполнить в базовом блоке БПф.По шестому входу 86 ца счетчик 64 поступает код числа базовых блоков,которые необходимо выполнить ца ддтера-фцдддд,С выхода счетчика 65 код номераитерации поступает на первый выход87. С выхода элемента И-НЕ 71 импульс окончацпя вычисления всех ба- ГОзовых операций в базовом блоке БПфдля диагоналей с ноыер 1 ддд це менеевторой поступает на второй выход 88.С дзыхода элемента 11 Е 73 импульс начала вычисления на итерации поступает ца третддй выход 89. С выходагчетчшса 67 код номера диагонали поступает ца четвертый выход 90. С высда первого одновибратора 78 импульс окоцчация вычислеция дзсех ба:зовых операций в базовом блоке БГГФпоступает ца пятый выход 91. С .ыход; элемента 2 ИЕ 70 пддддуздьс лачалавычпслешдя диагонали поступает нашестой выход. 92. 2 эОдподзибраторы 78-80 обеспсчидзаютсдетие пдпдульсы В ддоыепГы обддулециясчетчиков ГЗ-Г 5, дГогддчесдсдде элементы68 - 7/ фармддрудот пмпулвсы запддсп дш -ЗОфо 1 ддацидд в счетчики 63-67, Быход элеГета 11 77 обеспечивает продолжениеБ 11 ф дздя следующего массива входныхотсчетов случайного входного сддгцадаНа фиг, 9 показан пример практической реализацпи первого дешифратора, состоящего иэ дешис 1 ратора 33 трпзппцдп ца восемь и элемента НЕ 94,На вход 95 поступает код номера ите- "Орадпи, на первом выходе 96 получаетсяшдверспый код числа базовых операцийв базаом блоке БПф, а после элемептоп ЕГЕ 94 па второй выход 97 поступает прямой код числа базодзых операций дз базоволд блоке БПф,Па фпг,10 показап пример практической реализации второго дешпфрато ра, состоящего из дешифратора 98 трилинии на восемь, элементов Е 1 Е 99 и 50элемецта 2 И-НЕ 100, На вход 101 поступает код ддомера диагоназди, цапервый выход 102 поступает сигнал управления прп вычнслецци первой диагоцали, на третий дзыход 104 посту-"пает сигнал управления при вычислении второй диагонали. На второй выход103 и четвертый ьыхад 105 поступает прямой код чпс;ла базовых блокодз надиагонали.формула изобре генияУстройство для реализации быстрого преобразования фурд.е, содерлсащее блок памяти, первый информацио;шый выход которого подключен к входу операнда арпфметического блока, входы реальной и мнимой частей коэффициента которого подключены соответстенно к первому и второму выходам блока постоянной памяти, а выход результата арифметического блока подключен к первому информациоиному входу блока памяти, второй ддцфарддацддонцый вхо,ц которого является дпдфо 1 мациоддпьдм входом устройства, блок управления, о т л и ч а ю щ е ес. я тем, что, с цельо повышеня быстродсзпствия, в пего введены блок элемента 11 блок элементов ЕГЛГЕ, блок реверсиых счетчиков, блок счеддддков, первый и второй дешифраторы., причем второй выход блока памяти Едодкдддочедд к первому входу блока элементов 11 дГ 1, выход которого подключен к адрескому входу блока памяти, первый ьыход первого дешифратора подключен к второму входу блока элементов ИЛ 11 и первому входу блока элементов 1 Г выход которого подключен к ипформационному входу блока реверсивдд.дх счетчиков, информационный выход кототорого подключен к третьему входу блока эздемеддтов ИЛИ и второму входу блока элементов И, адресный вход блока постоядшой памяти нодклдочен дс информационному выходу блока счетчика, шдформационный вход коараго подключен к первому выходу второго дешиф. ратора, второй и третий выходы которого подкзпочепн соответственно к пер- вому и второму входам кода номера базовой операции арифметического бло -ка, прдд этом блок управления. содержит семь счетчиков,.три одцовибратора, четыре элемента И-НЕ, пять элемен. тов НЕ и элемент И, выход которого подключен к первым входам первого, второго и третьего элементов И-НЕ., счетному входу первого счетчика и выходу первого элемента НЕ, выход которого поддслючец к устацовочддолду входу второго счетчика, вход судпдироваппя которого соединен с входом вычитация первого счетчика и подключен к/М( сЯ ЛУ выходу ггергзаго одцонибратора, нход которого соединен с нторыки нходаиц первого, второго и третьего элеиецтов. И-НЕ и подключен к выходу переноса третьего счетчика, вход вычггтация 5 которого .подг:гдгочегг к выходу второго однойибратора, вход которого соединен с третьиии входами первого и второго элементон И-НЕ и тдодключегг к выходу переноса четвертого счетчика, вход: 1 О вычитания которого подключен к гыходу переноса пятого счетчика, нход гзьгчитания которого подключен к выходу третьего одцовибратора, вход которого , соединен с четвертым входом первого элемента 11-Н"., входом второго элемента НЕ и подключен к выходу переноса шестого счетчика, вход вычитагигя которого подключен к ныходу переноса седьмого счетчика, счетный вход которого соединен с счетцыи входом шестого счетчика ц подкл:очец к выходу третьего элегдецта НЕ, вход которого подключен к гзьдходу первого э.ге:догта И-НЕ, выход второго элемента И-НЕ подключен к входу четвертого элемента НЕ, выход которого подг,лючедг к счст.- цыи нходаи четвертого и пятого счетчдгкогз, выход третъед о элемента И-НЕ подключен к входу пятого элеиецта НЕ, выход которого подключен к счетному входу третьего счетчика, цдгфриационцый вход которого подключен к инФормационному выходу первого счетчика выход переноса которого подключегг к первому входу элемента И, а ныход второго элемента Е 1 Е подключен к первому входу четвертого элемента 11-НЕ, причем дгдгфориациошьй выход третьего счетчика, выход четвертого элеыегдта И-НЕ, выход четвертого элемента 1 Е, цнфориационггый выход второго счетчика, выход третьего одновиб - ратора и выход третьего элементаИ-НЕ блока управления подключен соотнетственно к входу первого дешифратора, входу обнуления блока реверсивных счетчиков, счетному входу блока счетчиков, входу второго дешифратора, установочному входу блока счетчиков и управляющему входу блока ренерсивных счетчиков, второй вход элемента И и информационный вход первого счетчика янлягатся,соответственно входом запуска и входом задания числа итераций устройства, вход вычгггацин седьмого счетчика соедгцдец с счетцыи входом блока ренерсинных счетчиков ц является счетным нходои устройства, второй вход четвертого элемента И-НЕ подключен к . второму выходу второго дешифратора, информационные входы шестого и седьмого счетчиков подключены к второму выходу верного дешцфратора,а информационгдые входы четвертого и пятого счетчиков подклгочегды к четвертому выходу нторого дешифратора.