Устройство для быстрого преобразования фурье

СОЮЗ СО 6 ЕТСНИС ОЦИАЛИСТИЧЕСНРЕСПУБЛИН 75 А 1 5 р 4 С 06 Р 15/33 ССРРЫТИЙ ОСУДАРСТВЕННЫЙ НОМИТЕТ О ДЕЛАМ ИЗОБРЕТЕНИЙ И О ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(21) (22) (46) ический,инстий Октябрьской оС. Каневскиищеков видетельство СССР06 Г 15/332, 198идетельство СССР845/24,2, от 21.02.85.ДЛЯ БЫСТРОГО ПРЕО бласти с дназнач роной о и 4 ил. м 3940340/24-2401.08.8530,01.87, Бюл. Мф(56) Авторское сВ 1092517, кл. САвторское свпо заявке Мф 3783кл. С 06 Р 15/33(57) Устройство относивычислительной техникино для построения сист работки сигналов, основанных на выполнении быстрого преобразования Фурье. Цель изобретения - повышение точности вычислений. Поставленная цель достигается за счет того, что устройство содержит блок 1 регистр вой памяти, умножитель 2, регистр 3 числа, регистр 4 коэффициента, два регистра 5,6 результата, два сумматора-вычитателя 7,8, мультиплексоры 9-12, регистр адреса, блок памяти ,весовых коэффициентов, блок сдвига, блок 16 памяти значений арктангенса, три трехстабильных ключа 17-19, ключ 20, шифратор 21 порядка, регистр 22 порядка, блок 23 сравнения, мультиплексор 24 порядка, синхронизатор, элемент И 26, элемент ИЛИ и соответ.ствующие связи между узлами устрой- СстваИзобретение относится к вычислительной технике и предназначено дляпостроения систем цифровой обработкисигналов, основанных на выполненииалгоритма быстрого преобразования 5Фурье.Цель изобретения - повышение точности вычислений,На фиг,1 и 2 показана структурнаясхема устройства для быстрого преоб-,разования Фурье; на фиг.З и 4 структуры блока сдвига и синхронизаторасоответственно,Устройство для быстрого преобразования Фурье содержит блок 1 регист 5ровой памяти, умножитель 2, регистры3 и 4 числа и коэффициента, первыйи второй регистры 5 и 6 результата,первый и второй сумматоры-вычитатели 7 и 8, с первого по четвертый муль 20типлексоры 9-12, регистр 13 адреса,блок 14 памяти весовых коэффициентов,блок 15 сдвига, блок 16 памяти значений арктангенса, ключи 17-19 стрехстабильным состоянием, ключ 20,шифратор 21 порядка, регистр 22 порядка, блок 23 сравнения, мультиплексор 24 порядка, синхронизатор 25,элемент И 26, элемент ИЛИ 27, инфор"мационные вход 28 и выход 29 устройства, адресный вход 30, вход-выход 31порядка устройства, первую, вторую итретью ойцие шины 32-34,Блок 15 сдвига (фиг,2) содержит. регистр 35 операнда, выходной ключ36, регистр 37 кода сдвига, сдвигатель 38, Синхронизатор 25 (фиг,З)содержит счетчик 39 адреса микрокоманды, мультиплексор 40 адреса микро 40команды и узел 41 памяти микрокоманды, группы выходов которого с первойпо четвертую 42 - 45 и выходы которого с первого по тридцатыи . 46 - 75,вход 76 сброса, вход 77 установки,вход 78 запуска.Работа устройства начинается при подаче сигнала на шину 76 начальной установки, При этом по коду на шине 77 начального адреса микропрограммы, соответствующей заданному режиму работы, выбирается из узла 41 памяти микрокоманд первая микрокоманда микропрограммы выполнения этого режима, по которой в счетчик 39 адреса микрокоманд записывается начальный адрес микропрограммы, После выполнения те"кущей микрокоманды в конце такта содержимое счетчика 39 увеличивается или заменяется новым из узла 41 вслучае безусловного перехода при единичном состоянии шины 78 признакапри условном переходе. При снятиисигнала на шине 76 устройство выполняет микрокоманды, выбираемые изузла 41 памяти микрокоманд по адресуиз счетчика 39 адреса микрокоманды,Рассматривается работа устройствапри выполнении базовой операции БПФ.В первом такте в регистр 13 адресазаписывается ноль-адрес весовогокоэффициента нулевой базовой операциис шины 30. В этом же такте сумматорвычитатель 8 выдает код единицы вовсех разрядах, который соответствуетчислу 2 в прямом коде и записываетсяв третий регистр блока 1 регистровойпамяти. Во втором такте из блока 14памяти весовых коэффициентов по нулевому адресу выбирается коэффициент1 р =1, который через шину 32, ключ20 записывается во второй регистрблока 1 регистровой памяти. В третьемтакте на шину 28 данных поступаетоперанд В нулевой базовой операции,окоторый, пройдя коммутатор, сумматорвычитатель 8 и мультиплексор 10, за 1писывается в нулевой регистр блока 1,Аналогично в четвертом такте операндВ с шины 29 записывается в первыйрегистр блока 1. В этом же тактекоэффициент И записывается из блока14 памяти весовых коэффициентов в регистр 4 коэффициента, а операнд В,из регистра Р 1,0 пересылается в регистр 3 числа через первый выход блока 1 регистровой памяти. В пятом тактс происходит умножение с учетом знаков содержимого регистра 3 на содержимое регистра 4 в умножителе 2 ипроизведение В Ипройдя сумиало В,тор-вычитатель 7, записывается в первый регистр 5 результата. В этом жетакте коэффициент Ииз блока 14 переписывается в регистр 4, а затем врегистр 3 из регистра Р 1,1 пересылается операнд В . В шестом такте умоножитель 2 получает произведениеВ 1, 4 ь,из которого вычитается насумматоре-вычитателе 7 содержимоерегистра 5 и результат В И -В Мо о о озаписывается в регистр 5, в регистр3 из регистра Р 1.2 пересылается число 1, а в регистр 4 через мультиплексоры 10 и 12, сумматор-вычитатель 8,ключ 20 поступает с входной шины 28операнд А , В седьмом такте из неиз 3 1287175менного после умножения на 1 о 11 еранда Ак, вычитается на сумматоре-вычитателе 7 содержимое регистра 5 и первый результат чулевой базовой операции С =-А +В Я - В 1 записывает 1111 о о Ко1 ося в регистр 5," а в регистр 3 записывается из регистра 3 код числа 2. В восьмом такте А умножается в пряРомом коде на число 2 на умножителе 2 и на первый вход сумматора-вычитате ля 7 поступает код числа 2 А , изоо о которого вычитается число С из реР,о гистра 5, и в регистр 5 записывается ,второй результат Р =2 А -А - В И"о "о о оо Йо В 1 У , а результат С через второй 15о о оовход мультиплексора 11 пересылается во второй регистр 6 результата. В этом же такте в регистр 3 записывается из блока 1 число В , а в регистр 411 озаписывается число И из блока 14. 20 В девятом такте результат С выдает"о ся в выходную шину 29, результат Вяо пересылается из первого регистра 5 результата во второй регистр 6 резуль. тата, произведение В И записывао 1 о ется в регистр 5, а в регистры 3 и 4 записываются операнды В, и М соответственно из блоков 1 и 14. В десятом такте полученная на умно- жителе 2 и сумматоре-вычитателе 7 30 сумма произведений В И +В Ио 1 1 о о записывается в регистр 5, результат Рд выдается на выход 29, в регистро3, записывается число 1, а в регистр 4 записывается операнд А 1, поступивший с входной шины 28. В этом же такте в регистр 13 адреса записываются с шины 30 адреса весового коэффициента для новой базовой операции, В одиннадцатом такте А, складывается 40она сумматоре-вычитателе 7 с содержимым регистра 5, в который в конце такта записывается третий результат С =А + В 1 +В И в регистро оЯо 1 о 1 о "о3 из блока 1 пересылается число 2, 45 а в нулевой регистр блока 2 из входной шины 28 записывается новое данное В для следующей базовой операции. В двенадцатом такте умножитель 2 производит умножение в прямом коде опе ранда А 1 на число 2, из произведеоний 2 А 1 вычитается результат С нао1 о сумматоре-вычитателе 7 и последний результат 0 = А В И -В., И записывается в регйстр 5, С 1, из ко торого пересылается в регистр 6, В этом же такте регистры .3 и 4 записы-, вают новые операнды В и И сойответственно, а в первый регистр Р 1.1 блока 1 записывается новое данноеВ 1 , поступившее на вход 28 устройства. Далее работа устройства продолжается аналогично с периодом восемьтактов. При этом при ритмичном поступпении на вход 28 исходных данныхВ р о 31. о Акт А 1 о а на вход 30 -адресов весовых коэффициентов У,на выходе 29 появляются результатысоответственно С, По., С,1 Вычисление БПФ в устройстве для повышенной точности производится с поблочно плавающей запятой, Для этого существует две микропрограммы для вычисления базовой операции БПФ, которые отличаются лишь тем, что в одной мультиплексор 10 пропускает операнды без сдвига, а во второй - со сдвигом на один разряд в сторону младших разрядов для уменьшения операнда вдвое. Первая микропрограмма задается в случае невозможности переполнения разрядной сетки в процессе вычисления, а иначе задается вторая микропрограмма. Для определения возможности переполнения результаты предыдущей итерации БПФ анализируются схемой, состоящей из шифратора 21 порядка, регистра 22 порядка, блока 23 сравнения, мультиплексора 24 порядка, элементов И 26 и ИЛИ 27 на наличие незначащих разрядов перед старшим значащим разрядом, Это происходит следующим образом. При поступлении С на выход 29 количество в немРнезначащих цифр (порядок) записывается в регистр 22 при единичном сигналеГна шине 70 как начальное значение для сравненияПо мере поступления следующих результатов на выход 29 блок 23 сравнения сравнивает минимальный порядок, зафиксированный в регистре 22 с порядком текущего результата, и если текущий порядок меньше, он записывается в регистр 22 при единичном и нулевом сигналах на шинах 69 и 70 соответственно. В конце выполнения итераций БПФ в регистре 22 оказывается порядок максимального числа в массиве результатов, который указывает масштаб массива результатов и который по сигналу на шине выдается через мультиплексор 24 порядка на шину 31 входа- выхода порядка. В следующей. итерации, если зафиксирован нулевой порядок, задается микропрограмма базовой операции БПФ, в которой мультиплексор 10 сдвигает исходные данные вправо.5 , 12871Рассматривается работа устройства при вычислении модуля и фазы комп-, лексного числа. В первом такте в регистр 13 адреса записывается нулевой адрес, по которому во втором такте из блока 14 памяти весовых коэффициентов выбирается число 1, которое через ключ 20 записывается в четвертый регистр (Р 1,4) блока 1 регистровой памяти, в третьем такте число 1 иэ регистра Р 1.4, пройдя сумматор-вычитатель 8, сдвигается вправо на мультиплексоре 10 и полученное таким образом число Оо 5 записывается в третий регистр (Р 1.3) блока 1. Числа 1 и 0,5 соответствуют фазам 0=180 и 0=90 и необходимы для коррекции результата вычисления фазы. В четвертом такте на вход 28 устройства поступает реальная часть нулевого операнда А , которая проеходит мультиплексор 12, сумматор-вычитатель 8, мультиплексор 10 и записывается в нулевой регистр блока 1, а также, пройдя мультиплексор 11, записывается в регистр 6. При этом сле дующая микрокоманда выбирается с учетом знака А , поступающего по шинеФ78 в синхронизатор 25, В пятом такте мнимая часть операнда А с входа 281 опоступает в первый регистр блока 1 и 30 в регистр 6, порядок К операнда А, поступающего на выход 26 из регистра 6, записырается в регистр 22 порядка, Следующая микрокоманда также выбирается из узла 41 с учетом знака А, и таким образом, образуются четыере ветви микропрограммы, каждая из которых выбирается в зависимости от комбинации знаков исходных данных А и А , Пусть А0; АО, тогК "о о да устройство дальнейшую работу продолжает следующим образом. В шестом такте порядок К числа А, с выходаорегистра 6 и порядок Кчисла А с выхода регистра 22 поступают на 45 входы блока 23 сравнения и мультиплексора 24 порядка, который пропускает минимальный из порядков К - (К К,) на вход регистра 37 параметра сдвига блока 15 сдвига, где он 50 хранится до следующего цикла вычисления модуля и фазы. При этом порядок К равен числу разрядов, на которые необходимо сдвинуть влево А и"о А для их нормализации. В восьмом 55отакте Х -А из регистра Р 1.0 блокао1 регистров, пройдя сумматор-вычитатель 8, мультиплексор 10, ключ 20, записывается в регистр 35 блока 15 75 6сдвига, В девятом такте Х из регистра 35, пройдя сдвигатель 38 и ключ 36, выдается в шину 32 сдвинутым на К разрядов влево и число Х, 2 записывается в регистр 4, через ключ 18 - в регистр 3, а через вход мультиплексора 9 - в регистр 13В этом же такте коррекция 0 =0 записывается во второй регистр (Р 1.2) блока 1. В десятом такте АА =У, из регистра Р 1.1 пересылается в блок 15 сдвига, В одиннадцатом такте операнды из регйстров 3 и 4 перемножаются на умнок жителе 2 и произведение з 2 через сумматор-вычитатель 7 записывается в регистр 5. У, 2 из блока 15 сдвига пересылается в регистры 3 и 4. В двенадцатом такте произведениейкУ, 2 складывается с содержимым регистра 5 и квадрат нормализованного модуля А 2 "=(Хо + У) записывается в регистр 5, в этом же такте из блока 14 памяти весовых коэффициентов по адресу, составленному из старкших разрядов числа Х, 2 выбирается значение 1/(Х 2"), которое пересылается в регистр 4. Новый операнд А1 из шины 28 записывается в нулевой регистр блока 1 и в регистр 6. В тринадцатом такте из блока 16 памяти значений арктангенса по адресу, определяемому старшими разрядами чис 2 ЯК к ла А, 2 , выбирается значение А, 2/А 2, которое загружается в блок 15 сдвига для денормализации путем сдвига вправо на К разрядовВ этом же такте новый операнд А записывается в первый регистр блока 1 и в регистр 6. В четырнадцатом такте искоиое значение иоо(А )=А" +А, из блока сдвига пересылается в ре-.1 гистр 6 результата, а в регистр 37 параметра сдвига записывается новое значение К, произведение содержимого регистров 3 и 4 У, 2 1/(Х, 2 )= =У /Х, записывается в регистр 5. В пятнадцатом такте по адресу, соответствующему числу Х/1 из блока 16 значений арктангенса выбирается число аксС 8(У, /Х), которое через ключ 18 поступает на первый вход сумматоравычитателя 8, на второй вход которого из регистра Р 1.2 поступает угол коррекции О;-0 и их сумма А(А,)= 8. +чАзо+ агсйр - равная угла комплексногоХвектора, А, относительно оси абсцисс, как результат записывается в регистрВследствие масштабирования при вычислении ПБФ с поблочно плавающей запятой массивы результатов, подлежащих дальнейшему усреднению, имеют различные порядки и поэтому усреднение следует также вести с поблочно плавающей запятой. В зависимости от соотношения порядков усредненного массива 1 и массива текуще 55 7 1287 6 результата. Лалее вычисления продолжаются с периодом в восемь тактов, Если А) О, А, (О, то Х=-А, У=Ар 0 = =-0,5, если АдО, А,0, то Х =А ,У = -А, 6 = 0,5 и если АО, А (О то Х =-А, У=-А:, О=-1. При этом при постоянной загрузке входной шины 28 исходными данными А А на выходя,сную шину 29 выдаются каждые восемь тактов результаты щой А, иУ(А.), 101Вычисление логарифма числа в устройстве производится следующим образом. В первом такте исходный операнд Х, с входной шиной поступает в нулевой регистр блока 1 регистров, а так же через первый вход мультиплексора 11 записывается в регистр 6. Во втором такте порядок К числа Х, записывается в регистр 22 порядка, В третьем такте, поскольку на выходе 69 20 элемента И 26 нулевой сигнал, мультиплексор 24 с выхода регистра 22 про-, пускает порядок К, который записывается в регистр 37 параметра сдвига блока 15 сдвига, а также через ключи 19 и 20 поступает в первый регистр блока 1 регистров, В четвертом такте Х, из нулевого регистра блока 1 пересылается в блок 15 сдвига. В пятомК такте сдвинутый операнд Х, 2 пересылается из блока 15 сдвига в регистр 13 адреса, новый операнд Х поступает с шины 28 в нулевой .регистр блока 1. В шестом такте по старшим разкрядам числа Х 2 , как по адресу, 35 из блока 14 выбирается коэффициентК1 ор (Х, 2 )=К+1 ор Х ,который, пройдя ключ 18, постуйает на первый вход сумматора-вычитателя 8, на второй вход которого поступает из первого 40 регистра блока 1 число К, и после вычитания на выходе сумматора-вычитателя 8 получается результат Гор Х = =1 ор (Х2)-К, который через мультиплексоры 10 и 11 поступает во второй 45 регистр результата. В этом же такте в регистр 22 записывается порядок нового операнда Х и вычисления продолжаются спериодом четыре такта. 175 8го среднего Л возможны две микропрограммы. При вычислении по первой микропрограмме порядок массива А оказывается меньшим поряпка массива 1. В первом такте адресного входа 30 устройства в регистр 13 адреса записывается код текущего количества усреднений щ. Во втором такте по адресу щ выбирается из блока 14 значение 1/щ, которое пересылается в нулевой регистр блока 1 регистровой памяти, а в регистр 13 адреса записывается ноль. В третьем такте в регистре 37 параметра сдвига блока 15 сдвига с шины 31 входа-выхода порядка записы-, вается разность порядков К массивов А и 1. Из кода единицы, поступившего с выхода блока 14 через ключ 18 на первый вход сумматора-вычитателя 8, вычитается число 1/щ, хранящееся в нулевом регистре блока 1, и полученный коэффициент 1-1/щ записывается в первый регистр блока 1. В четвертом такте с входа 28 устройства операнд А через мультиплексоры 12 и 10, сумматор-вычитатель 8, ключ 20 поступает в блок 15 сдвига. В пятом такте в регистр 4 из блока 15 пересылается вправо сдвинутый операнд А, 2 , а в регистр 3 пересылается из первого регистра блока 1 коэффициент 1-1/щ. В шестом такте операнд 1, с шины 28 записывается в регистр 4, а в регистр 3 из нулевого регистра блока 1 пересылается коэффициент 1/щ, В этом же такте полученное умножителем 2 произведение-кА 2 (1-1/щ) записывается в первый регистр 5 результата. В седьмом такте сумматор-вычитатель 7 складывает содержимое регистра 5 с произведением 1 1/щ, полученным умножителем 2, и результат А,=А 2 (1 - 1/щ)+1 /щ записывается в регистр 5 а в блок 15 сдвига поступает новый операнд А В восьмом такте результат Ь, пересылается из первого регистра 5 результата во второй регистр 6 результата, а в регистр 4 пересылается из блока-к 15 сдвига новый операнд А 2 и далее вычисления продолжают с периодом в три такта.Если порядок массива А больше порядка массива 1, то выполняется вторая микропрограмма, отличающаяся тем, что в четвертом такте А, с входа 28 поступает в регистр 4, в регистр 3 записывается коэффициент 1-.9 12871 1/ш, в пятом такте 1, с входа 28 поступает в блок 15 сдвига, произведение А,(1-1/ш) записывается в регистр 3. В шестом такте в регистр 4 пересылается из блока 15 сдвига сдвинутый-квправо операнд 1, 2 , а в регистр 3 записывается коэффициент 1/ш, В седьмом такте результата А=А,(1-1/ш)+ +2 1 /ш записывается в регистр, новый операнд А, поступает в регистр 4,10 В седьмом такте результат А пересылается из регистра 5 в регистр 6 и вычисления повторяют аналогично с периодом три такта.15Формула изобретения Устройстводля быстрого преобразования фурье, содержащее блок регистровой памяти, умножитель, регистр 20 числа, регистр коэффициента, первый и второй регистры результата, первый сумматор-вычитатель, первый мультиплексор, регистр адреса, блок памяти весовых коэффициентов, блок сдвига, 25 блок памяти значений арктангенса, перныи и второй ключи с трехстабильным состоянием, шифратор порядка, регистр порядка, блок сравнения, мультиплексор порядка, синхронизатор,30 первый выход блока регистровой памяти подключен к информационному входу регистра числа, выход которого подключен к первому нходу умножителя, выход которого подключен к первому входу сумматора-вычитателя, выход которого подключен к информационному входу первого регистра результата, выход которого подключен к второму входу сумматора-вычитателя, входу 40 первого ключа с трехстабильным состоянием и адресному входу блока памяти значений арктангенса, выход которого объединен с выходом первого ключа с трехстабильным состоянием и 45 подключен к информационному входу блока сдвига, вход кода сдвига которого подключен к выходу мультиплексора порядка, первый информационный вход которого подключен к выходу ре гистра порядка и объединен с первым. входом блока сравнения, второй вход которого объединен с информационным входом регистра порядка, вторым инФормационным выходом мультиплексора 55 порядка и подключен к выходу регистра порядка, второй вход умножителя подключен к выходу регистра коэффициента, информационный вход которого под 75 10ключен к выходу блока памяти весовыхкоэффициентов, адресный вход которого подключен к выходу регистра адреса, информационный вход которого подключен к выходу первого мультиплексора, первый информационный вход которого является входом задания адресаустройства, причем блок сдвига содержит регистр операнда, выходной ключ,регистр кода сДвига и сдвигатель,информационный вход которого подключен к выходу регистра операнда,информационный вход которого являет.ся информационным входом блока и подключен к выходу выходного ключа, инФормационный вход которого подключенк информационному выходу сдвигателя,вход кода сдвига которого подключенк выходу регистра кода сдвига, информационный вход которого являетсявходом кода сдвига блока сдвига,о т л и ч а ю щ е е с я тем, что,с целью повышения точности, в неговведены первый, второй, третий и четвертый мультиплексоры, второй сумматор-вычитатель, элемент И, элемент ИЛИтретий ключ с трехстабильным состоя-"нием и четнертыи ключ, первый информационный вход которого подключен квыходу второго мультиплексора, а выход ключа подключен к информационномувходу блока регистровой памяти и кпервому информационному входу третьего мультиплексора, выход которогоподключен к информационному входу регистра результата, информационныйвыход которого является информационным выходом устройства и подключен квходу шифратора порядка, второй информационный вход ключа подключен квыходам первого и третьего ключей стрехстабильным состоянием, а второйвыход ключа подключен к второму ин-.формационному входу первого мультиплексора, информационному входу регистра коэффициента и информационному входу второго ключа с трехстабильным состоянием, выход которого подключен к информационному входу регистра числа и перному входу второго сумматора-вычитателя, выходы которого подключены к информационнымвходам первой и второй групп второгомультиплексора соответственно безсдвига и со сдвигом на один разрядв сторону младших разрядов, второйвход второго сумматора-вычитателяподключен к выходу четвертого мультиплексора, первый информационный входкоторого является информационным входом устройства, а второй.информационный вход четвертого мультиплексора подключен к второму выходу блока регистровой памяти, второй информацион ный вход третьего мультиплексора подключен к выходу первого регистра результата, информационный вход третьего ключа с трехстабильным состоянием подключен к выходу мультиплексора по О рядка и является входом порядка устройства, выход блока сравнения подключен к первому входу элемента И, выход которого подключен к управляющему входу мультиплексора порядка и к первому входу элемента ИЛИ, выход которого подключен к входу разрешения записи регистра порядка, вход запуска . и вход задания режима работы устройства подключены соответственно к вхо ОГду запуска и входу установки синхронизатора, первая, вторая, третья и четвертая группы выходов которого под-: ключены соответственно к управляющим входам первого сумматора-вычитателя,25 второго сумматора-вычитателя, первой группе адресных входов блока регистровой памяти и второй группе адресных входов блока регистровой памяти входы разрешения записи и считывания которого подключены аоответственно к первому и второму выходам.синхронизатора, выходы которого с третьего по шестой соединены с первыми, управляющими входами мультиплексоров с перво го по четвертый, второй управляющий вход второго мультиплексора подключен к седьмому выхоДу синхронизатора, выходы которого с восьмого по четырнадцатый подключены к входам разрешения записи соответственно регистра числа, регистра коэффициента, первого и второго регистров результата, регистра адреса, регистра операнда блока сдвига и регистра кода сдвига блока сдвига, управляющий вход выходного ключа и управляющий вход сдвигателя блока сдвига подключены соответственно к пятнадцатому и шестнадцатому выходам синхронизатора, семнадцатый выход которого подключен к входу синхронизации умножителя, второй управляющий вход мультиплексора порядка подключен к восемнадцатому выходу синхронизатора, выходы которого с девятнадцатого по двадцать третий подключены к управляющим входам соответственно первого, второго и третьего ключей с трехстабильным состоянием, первому и второму управляющим входам четвертого ключа, вторые входы элемента И и элемента ИЛИ подключены соответственно к двадцать четвертому и двадцать пятому выходам синхронизатора, выходы которого с двадцать шестого по двадцать восьмой подключены к входам выборки зоны памяти блока памяти значений аркЪангенса и первому и второму входам выборки зоны памяти блока памяти весовых коэффициентов, входы разрешения выдачи информации которых подключены соответственно к двадцать девятому и тридцатому выходам синхронизатора, вход останова которого подключен к выходу знакового разряда второго сумматора - вычитателя.1287175 77 Составител Техред А.Кр актор С, Лисин 694го комитетаий и открытийаушская наб ПодписноСР д. 4/5 роизводственно-полиграфическое предприятие, г, Ужгород, ул, П Заказ 7719/53 Тираж ВНИИПИ Государственн по делам изобретен 113035, Москва, Ж, Барановук Корректор Е, Сирохман