Патенты с меткой «фурье»

Номер патента: 1042028

Опубликовано: 15.09.1983

Авторы: Василевич, Коляда, Ревинский, Чернявский

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

..."4 ф позволяет существенно уменьшить . общее число умножений. Кроме того, алгоритмы с основанием ф 4" отличаются более высокой точностью 1,Недостатком известных быстродействующих процессоров быстрого пре" образования фурье с основанием ф 4 ф является сложность их арифметияеских устройств.Наиболее близким к изобретению является арифметическое устройство, реализующее алгоритм быстрого преоб. раэования фурье с основанием "4" в модулярных системах счисления и со ю держащее восемь входных и восемь выходных регистров, .семь выходных блоков элементов И, четыре сумматора-вычитателя по модулю Р = 2 ф(1=, = 1, 2, 3, 4 - номер сумматора-вычитателя; 1 - целое положительное число), умножитель 2 .Недостатками известного устройст-: ва являются...

Номер патента: 1042029

Опубликовано: 15.09.1983

Авторы: Каневский, Котов, Куц, Некрасов, Федотов

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...сложность.Наиболее близким к изобретениюявляется устройство для быстрогопреобразования Фурье, содержащеечетыре входных регистра, два регистра весовой функции, два коммутатора, блок управления, сумматор,два регистра слагаемых, блок умножения, четыре регистра,произведений, причем входы входных регистровявляются входами устройства, а выходы соединены с коммутатором слагаемых, выход которого соединен свходом сумматора, выход которогоявляется выходом устройства и соединен с входами первого и второгорегистров слагаемых, выходы которого соединены с входами коммутато"ра сомножителей, выход которого соединен с входом блока умножения, выход которого соединен с входами первого-четвертого регистров произведе"ний, выходы которых соединены с...

Номер патента: 1043662

Опубликовано: 23.09.1983

Авторы: Генкин, Голубев, Краснощеков, Куно, Обоев, Скворцов, Чупраков, Шагурин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...вход тактовыхимпульсов преобразование входногОаналогового сигнала, подаваемого .,на вход 1, в цифровую форму на выходе. Параллельный код отсчетов текущей реализации последовательно .загружается через коммутатор 3 в блок 8сдвига так, что первый из М отсчетов реализации после М тактов синхронизации занимает выходную позицию узла 14 сдвига, отсчет с номером М/4 занимает выходную позицию в узле 13 сдвига, отсчет с номером Й/2 занимает выходную позицию 65 в узле 12 сдвига, а отсчет с номеромЗЙ/4 - в узле 11 сдвига. Одновременно с загрузкой текущей реализациивычисляются коэффициенты Фурье дляреализации, хранящейся в исходномсостоянии в блоке 9 сдвига. Вычисление происходит по алгоритму быстрого преобразования Фурье для вещественных...

Номер патента: 1056206

Опубликовано: 23.11.1983

Авторы: Карташевич, Ходосевич

МПК: G06F 17/14

Метки: алгоритма, безызбыточного, быстрого, преобразования, реализации, фурье

...регистра итераций, параллельный выходрегистра итераций подключен к второму информационному входу узла элементов И, выход первого разряда регистра итераций подключен к управляющему входу узла элементов И, к второмувходу элемента И и к четвертому входуузла блокировки, выход (и+1)-го разряда регистра итераций подключен кпятому входу узла блокировки, выходузла Формирования инверсного кодаподключен к суммирующим входам первого и второго вычитателей, выходыкоторых поразрядно подключены к инфор 1056206мационным входам разрядов с второгопо (и+1)"ый первого и второго кольцевых регистров сдвига соответственно, входы управления сдвигом перяо 1 ои второго кольцевык регистров сдвига 5подключены соответственно к первомуи второму выходам узла...

Номер патента: 1056207

Опубликовано: 23.11.1983

Автор: Матюшонок

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, операндов, преобразования, процессора, формирования, фурье

...например 1024, 512 или 256 точек. Затем ло входу 12 устанавливается режим работы блока адресации путем подачи единичного потенциала на однуиз линий 12-1-2-3. При влкючении режима БПФ подан потенциал на линию2-1, При этом входные синхроимпульсы поступают на входную шину 11 узлауправления выдачей адресов 9, пройдя через делитель на триггерах 14 и 15 с частотой в 4 раза меньшей входной. Синхроимпульсы ( фиг.2 а, б, фиг.3) поступают на входную логику 2 счетчика 1,который изменяет свое состояние с каждым входным синхроимпульсом, причемодин из разрядов счетчика 1 блокируется с помощью входной логики, управляемой регистром 4, который произ 1056207водит сдвиг "1" с окончанием каж" дой итерации. На первой итерации блокируется...

Номер патента: 1059578

Опубликовано: 07.12.1983

Авторы: Барков, Вяльшин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...соединены с соответствующими входами первого сумматора, вход модуля первого операнда соединен с первыми входами второго и третьего сумматоров, вход аргумента второго операн-. да соединен с первыми входами четвертого и пятого сумматоров, вход модуля второго операнда соединен с адресными входами первого и второго блоков постоянной памяти, вход первого сумматора.подключен к адресным входам третьего и четвертого блоков постоян ной памяти, выходы первого, второго, 55 третьего и четвертого блоков постоянной памяти подключены к вторым входам четвертого, пятого, второго и третьего сумматоров соответственно, выход второго сумматора подключен. к сумми-. 6 О рующим входам первого вычитателя и первого сумматора-вычитателя, выход третьего...

Номер патента: 1062713

Опубликовано: 23.12.1983

Авторы: Леусенко, Никонов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...сумматора-вычитателя 9 и с управлякщнм входом 21 регистра2 комплексной весовой функции, второй выход 22 блока 11 управления подключен к первым входам 23 и 24 адреса чтения третьего и четвертого блоков 7 и 8 памяти; третий выход 25 - к первому входу 26 адреса чтения первого блока 4 памяти. Четвертый выход 27 блока 11 управления со- еО единен с управлякщим входом 28 второго сумматора-вычитателя 10, пятый выход 29 - с вторьзки входами 30-32 адреса записи первого, второго и третьего блоков 4,5 и 7 памяти, шес той выход 33 - с вторыми входами 34 - 36 адреса чтение второго третьего и четвертого блоков 5, 7 и 8 памяти. Седьмой выход 37 блока 11 управления связан с вторым входом 38 адреса чтения первого блока 4 памяти и с вторым входом 39...

Номер патента: 1072056

Опубликовано: 07.02.1984

Авторы: Звягинцев, Павлусь, Шевченко

МПК: G06F 17/14

Метки: блок, дискретного, коэффициентов, преобразования, процессора, тригонометрических, формирования, фурье

...входу формирователя приращений адреса, выход которого подключен к информационному входу регистра адреса, тактовый вход счетчика итераций соединен с выходом последнего разряда счетчика циклов, информационный выход которого подключен к второму входу формирователя приращений адреса, причем тактовый вход счетчика циклов является первым тактовым входом блока, тактовые входы первого и второго узлов постоянной памяти объединены и являются вторым тактовым входом блока, содержит формирователь дополнительного кода, шесть элементов И и три элемента ИЛИ, инверсный выход стар щего разряДа регистра адреса соединен с первыми входами первого, второго и третьего элементов И, прямой выход старшего разряда, регистра адреса подключен к первы 3 входам...

Номер патента: 1078433

Опубликовано: 07.03.1984

Авторы: Максимов, Сумароков, Черепов

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...входов являются входами первого и второго комплексныхоперокдов устройства, третий и четвертый выходы коммутатора являютсявыходами комплексного результатаУстройства,Блок УпРавления состоит иэ четырехразрядного регистра сдвига,трехразрядного счетчика, двух элементов И и блока постоянной памяти,причем первые входы элементов И подключены к тактовому входу устройства, выход первого элемента И подключен к управляющему входу регистра. сдвига, выход четвертого разрядарегистра сдвига подключен к входуего первого разряда, выход третьегоразряда регистра сдвига подключенк второму входу второго элемента И,выход второго элемента И подключенк входу счетчика, выход Переполнение счетчика подключен к второму входу первого элемента И, управляющие...

Номер патента: 1078434

Опубликовано: 07.03.1984

Авторы: Зайцев, Нагулин

МПК: G06F 17/14

Метки: алгоритма, быстрого, преобразования, реализации, фурье

...с входом регистра действительной части операнда, входымнимой части первого операнда идействительной части второго операнда устройства соединены с ин. Формационными входами первого ивторого коммутаторов, выход перво-го коммутатора подключен к первымвходам первого и второго умножителей, выход второго коммутатора подключен к входу регистра мнимой,части операнда, вход мнимой части второго операнда устройства соединенс первыми входами третьего и четвертого умножителей, выход регистра 65 действительной части весового коэффициента подключен к вторым входам первого и четвертого умножителей, а также к входу дешифратора, выход которого подключен к управляющим входам первого и второго коммутаторов, выход регистра мнимой части весового...

Номер патента: 1080149

Опубликовано: 15.03.1984

Автор: Шемаров

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...при этом тактовый вход счет"чика и первые входы элементов 2 И-НЕобъединены.между собой и являютсятактовым входом устройства, инфор- бОмационный выход счетчика подключенк адресному входу узла постоянной,памятк, вход старшего разряда,адресного входа которого подключенк выходу старшего разряда дешифра тора, первый информационный выходузла постоянной памяти подключен ковторому входу первого элемента2 И-НЕ, выход которого подключен ксуммирунщему входу первого реверсивного счетчика, второй информационный выход узла постоянной памятисоединен со вторым входом второго элемента 2 И-НЕ,.выход которогоподключен к вычитакщему входу первого реверсивного счетчика, третийинформационный выход узла постоянной памяти соединен со вторым входомтретьего...

Номер патента: 1083200

Опубликовано: 30.03.1984

Автор: Бабанский

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, фурье

...коэффициентов, элементы И 5 первой группы, элементы И б второй группы, элементы ИЛИ 7, блок 8 отключения, блок 9 вычисления предпоследней итерации, первый 10 и второй 11 входы устройства и вход 12 задания частоты среза.Блок 8 отключения содержит элемент ИЛИ 13 и элементы И 14 и 15. Блок 9 вычисления предпоследней итерации содержит счетчик 16, реверсивный счетчик 17, элементы ЙЕ 18 и ИЛИ 19-21.Устройство рабОтает следующим образом.В арифметический блок 3 по первому и второму входам из нулевого и - -го регистров 2 сдвига поступают В2выборки сигнала,а по третьему и чет- вертому входам из блока 4 памяти коэффициентов поступают коэффициенты видасов (1 ЛМ/М, Мо (2 Ус/ и (К=6,-2 -1,следней (в)-Я итерации от всех четных и нечетных выборок...

Номер патента: 1084807

Опубликовано: 07.04.1984

Автор: Шафоростов

МПК: G06F 17/14

Метки: выполнения, преобразования, фурье

...блока преобразования первого рода, выход д-го вычитателя первой группы через -й элемент взвешивания первой группы и через д-й элемент взвешивания второй группы подключен соответственно к первому входу -го сумматора и суммирующему входу д-го вычитателя третьей группы в соответствующем блоке преобразования первого рода, выход -го вычитателя второй группы через д-й элемент взвешивания третьей группы и через -й элемент взвешивания четвертой группы подключен соответственно к вычитающему входу д-го вычитателя третьей группы и к второму входу д-го сумматора в соответствующем блоке преобразования первого рода, выход -го сумматора и выход -го вычитателя третьей группы являются выходами действительной и мнимой составляющих по -му...

Номер патента: 1084808

Опубликовано: 07.04.1984

Авторы: Козленко, Левченко, Ядрихинский

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, выполнении, преобразования, формирования, фурье

...ства.На чертеже представлена функциональная схема устройства для формиИзобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств, реализующих быстрое преобразование, Фурье. 5Известно устройство для формирования адресов, содержащее счетчик адресов, узел реконфигурации счетчика адресов, регистр, группу элемен- тов ИЛИ, блок выдачи адресов Я .Наиболее близким к изобретению по технической сущности является устройство для формирования адресов в составе Фурье-преобразователя, содержащее счетчик итерации, счетчик 15 адреса и дешифратор, причем счетный вход счетчика адресов является тактовым входом устройства, выход переполнениясчетчика адресов подключен к входу счетчика итераций, выход...

Номер патента: 1086437

Опубликовано: 15.04.1984

Авторы: Каневский, Куц, Некрасов, Федотов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...группы, выход сумматора по модулю два подключен к информационным входам с номерами.2 к (1+к)вод 6 и 2 (1+к) +Звех 36 к-го адресного коммутатора (1-1)-й группы, выходы разрядов счетчика циклов под" ключены к управляющим входам всех адресных коммутаторов, выходы адресных коммутаторов (-1)-й группы являются адресными выходами (1+1)-й группы блока управления.На фиг.1 представлена функциональная схема устройства; на фиг.2 - граф алгоритма быстрого преобразования Фурье над 32-точечными массивами данных.Устройство содержит генератор 1 тактов, блок 2 управления, блоки 3, 1-3 3 р/21 . памяти, арифметические блоки 4, 1-4.1 р/2, коммутаторы 5, 1- 5. 1 р/2, 6, счетчик 7 тактов, сумматор по. модулю два 8, адресные коммутаторы 9 элементы 10 и 11...

Номер патента: 1086438

Опубликовано: 15.04.1984

Авторы: Вершков, Ветохин, Голубева, Парфенов, Прокошенков

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...соединен с третьим входом девятого элемента ИЛИ и является пятнадцатым выходом блока управления, выходы семнадцатого, восемнадцатого элементов И и девятого элемента ИЛИ соединены соответственно с первым, вторым и третьим входами второго коммутатора, первый и второй выходы которого являются соответственно двенадцатым и тринадцатым выходами блока управления, первый выход дешифратора этапов является третьим выходом блока управления и подключен к входу третьего элемента НЕ, выход которого соединен с первым входом девятнадцатого элемента И, второй вход которого подключен к выходу четвертого эле"мента НЕ, вход которого соединен с выходом шестнадцатого элемента И, выход которого является вторым выходом блока управления, а выход девятнадцатого...

Номер патента: 1096655

Опубликовано: 07.06.1984

Авторы: Билинский, Медниекс, Микельсон

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...позволяет на первом этапе работы определить значения промежуточных коэффициентов в базисе прямоугольных периодических функций, принимающих только значения + 1 и - 1. Вычисления промежуточных коэффициентов для четных прямоугольных периодических функ. ций производятся в блоках первой группы 9, для нечетных - в блоках второй группы 9. Обработка данных в блоках обеихгрупп 9 производится идентично.На втором этапе накопленные значения промежуточных коэффициентов с регистров 12 выводятся на арифметические блоки 13, где производится пересчет оценок промежуточных коэффи циентов в коэффициенты Фурье, Одновременно производится этап накопления новых значений промежуточных коэффициентов в регистрах 12.Исследуемый непрерывный сигнал поступает на...

Номер патента: 1098004

Опубликовано: 15.06.1984

Авторы: Гулида, Шилин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...сбрсся ; етОрым Бхо ДЯМ ПЯТОГО И ШЕСТОГО СУММЯТОНен т зо)рпте 5 - р г .г -Ттт 1 ЯПт"Х т; -,пГГтг г - ,: тт Ту"же 51 исходного )ясеББ длины.:, .а.ЗЗБЕШЬБЯтт) ГНКИЮ ОТНЯ 1 р3 ТМ )"Е И 5 1 а СТ :. я 1) 1 З:. Т:и Е ИСттт)Ят)=т;:; СОСТ БТТТЮХ, ЛОВЫВяется эф)е;т" и 13 остт ОбОБъ.:",сил Г,.т. - .,Х СТ:ЯС., и С. О,0,ОЛО у щ тп . "Гнт;;тГ,1-.,)0 итес.х сомах близкой час" ПОСГЯВЛЕНЯЯ ЦЕЛЬ ПОС;ИГЯЕтся Ге , .) тус ройт БО для вьч:с,:е и 5коэффициентов фур ет содержащееблоки с. ия действителс,ной и мн)мой ясте: 101 ог и зторого Операндов,)ЛОК УтЯБ:ИЯ СТТБГЯЬ)И "ТЬ)ЕЬХСТДЬХ РЕТ,.ТСГ).:, ПРИ:Е 1 ИфОРЬЯ 15 СН,Е тОп с ;яООБ "дв Я ПЕйет 1 ИГЕЛЬ;ОЦ Т" тП,КО Чт ТЕ ПЕРБОГОВтОр ОГО Оет)я тдов явл 5 ются т)" дати)УСТОО)С ГВЯ а 1 Х БЬ)СОТ;ЗЬ ттод;ЛЮЧЕНЫ...

Номер патента: 1101835

Опубликовано: 07.07.1984

Авторы: Каневский, Котов, Куц, Лозинский, Некрасов

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, фурье

...13 управления, Сумматор 7 представляет собой сумматор-вычитатель, который имеет входуправления выполняемой операцией,Непосредственное объединение выходов регистров результатов допустимо, если в качестве этих регистровиспользовать регистры с тремя состояниями на выходе.Блок 13 управления (Фиг, 3) содержит генератор 19 синхроимпульсов, выход которого подключен ксчетному входу трехразрядного счетчика 20 тактов.Первый (младший) и второй выходысчетчика 20 соединены с соответствующими входами дешифратора 21, крометого, первый, второй и третий выходы счетчика 20 подключены к соответствующим входам микропрограммногоблока 22 памятиВторой и четвертый выходы дешифратора 21 соединены с двумя входами элемента ИЛИ 23, выход которогоявляется...

Номер патента: 1101836

Опубликовано: 07.07.1984

Авторы: Каневский, Котов, Куц, Лозинский, Некрасов

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...может быть реализован, например, как показано на фиг. 2. Он содержит генератор 12 синхроимпульсов, счетчик 13 тактов, блок 14 памяти, элемент И 15, элемент НЕ 16, причем зыход генератора 12 подключен к счетчному входу четырехразрядного счетчика 13 тактов, выходы соединены с соответствующими входами микропрограммного блока 14 памяти. Кроме того, выход первого (младшего) разряда счетчика 13 тактов является выходом 17 блока управления и соединен с входом приема регистра 5 слагаемых, выход второго разряда счетчика 13 тактов соединен с входом элемента НЕ 16, выход которого соединен с первым входом элемента И 15. Выходы третьего и четвертого разрядов счетчика 13 тактов соединены соответственно с вторым и третьим входами элемента И 15,...

Номер патента: 1103162

Опубликовано: 15.07.1984

Авторы: Горин, Штер

МПК: G01R 29/26

Метки: дискретное, осуществляющего, преобразование, точечное, фильтра, фурье, цифрового, шума

...определитьсреднее и/или среднеквадратичноезначение шума.Существо изобретения основано на следующем принципе.Частотная характеристика каждого из фильтров блока дискретного преобразования Фурье независимо от структуры его реализации является периодической с частотой Ед дискретизации (или повторения) сигналов, причем на.интервале однозначности этахарактеристика имеет М -нулей приМ-точечном преобразовании Фурье.Частотная характеристика цифрового фильтра на выходе каждого изфильтров дискретного преобразования Фурье является результатом пере.множения характеристики собственнопредварительного цифрового фильтраспециальной формы (реализующей, какправило, максимизацию отношения сигнал-шум или отбеливание входного шума и т.п.) и...

Номер патента: 1107132

Опубликовано: 07.08.1984

Авторы: Кухарев, Новоселов, Черепов

МПК: G06F 17/14

Метки: быстрого, преобразования, трехточечного, фурье

...устройства связан с первым входом первого сумматора, выход которого соединен с нулевым выходом устройства и первым входом второго Сумматора, а первый и второй входы устройства связаны соответственно с первым и вторым входами первого блока двухточечного ДПФ, первый выход которого связан с вторым входом первого сумматора и первым входом первого умножителя, выход которого соединен с вторым входом второго блока двухточечного ДПФ., первый вход которого соединен с выходом вто" рого сумматора, причем первым и вторым входами устройства являются первый и второй выходы второго блока двухточечного ДПФ, а на вторые входы первого и второго умножителей поступают соответственно константы -1,5,-3 . Г 23.Недостатками известного устройства являются...

Номер патента: 1111173

Опубликовано: 30.08.1984

Авторы: Карташевич, Николаевский, Ходосевич

МПК: G06F 17/14, G06F 9/00

Метки: быстрого, преобразования, процессора, фурье

...двух операндов. За это время устройство управления 4 формирует еще дваадреса для выбора двух операндов из второй части памяти 1, которые записываются во входные регистры арифметического блока 2. После обработки первой пары операндов устройство уп-равления 4 формирует коды адресов, по которым информация записывается во вторую часть памяти 1, а другая пара после обработки - на место выбранной информации из первой половины памяти. Затем снова формируются адреса для выбора информации из памяти 1. Так работает устройство на одной итерации БПФ. Как видно из графа, приведенного на фиг. 1, порядок выбора операндов на каждой итерации остается неизменным. Кроме того, номера векторов поворота для каждой итерации остаются одинаковыми для...

Номер патента: 1116434

Опубликовано: 30.09.1984

Авторы: Василевич, Коляда, Ревинский, Чернявский

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессоров, фурье

...устройства 4,( 1 = 1,28), регистры порядка (входных отсчетов) 5.1 .( 1 = 1,28),входныерегистры 6. 1 (1 = 1,28), регистры 7-17, регистры 18.0-31.Р(Р = 1,2,3,4), регистр 32, выходные регистры 33; ( л = 1,28)блоки постоянной памяти 34-37, вычитатель порядков 38, вычитатели 39.1и сумматоры 40.0 по Р-му модулю Риспользуемой непозиционной системысчисления ( 6 = 1, 2, 3, 4), е умма торпорядков 41, преобразователь 42 двоичного кода в модулярньй, умножитель 43 комплексных чисел в непозиционном коде и преобразователь 44модулярного.кода в двоичный.Индексы номеров. регистров 18 Я "31.1 и сумматоров и вычитателей39., 40.1 ( = 1,2,3,4) совпадаютс порядковыми номерами модулей,связанных с этими блоками,Разрядность регистров, номеракоторых...

Номер патента: 1119025

Опубликовано: 15.10.1984

Авторы: Карташевич, Курлянд, Ходосевич

МПК: G06F 17/14

Метки: быстрого, нулевыми, последовательности, преобразования, реализации, фурье, элементами

...входу блокапамяти коэффициентов, информационныйвыход коммутатора подключен к управляющим входам арифметического блокаи блока оперативной памяти.На Фиг.1 изображена структурнаясхема устройства; на Фиг,2 - Функцио,нальная схема блока управления; наФиг.З " граф процедуры шестнадцатиточечного БПФ с четырьмя ненулевымиточками, реализуемого данным устройствомУстройство для реализации БПФпоследовательности с нулевыми элементами (Фиг.1) содержит блок 1 оперативной памяти, арифметическийблок 2, блок 3 памяти коэффициентов,блок 4 управления,в -разрядный счет.025 . 6логическим потенциалам "ф и "0 ц,Выход первого разряда двоичного счетчика 1 1 подключен к первому информационному входу первого селектора и квторым информационным входам селекторов...

Номер патента: 1119027

Опубликовано: 15.10.1984

Авторы: Карасев, Перков, Шангин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...мультиплексоров и является выходом разрешения ввода процессора, выходы разрядов третьей группы сдвигового регистра подключены к соответствующим выходам второго элемента ИЛИ, выход которого подключен к управляющему входу четвертого мультиплексора и является выходом разрешения вывода процессора, первым и вторым входами задания адреса которого являются вторые информационные входы соответственно третьего и четвертого мультиплексоровна фиг,4 - то же, блока синхрониза" ции.Процессор БПФ (фиг. 1) содержит мультиплексор 1, блоки 2 и 3 (оперативной) памяти, мультиплексор 4, арифметический блок 5, регистры 6, 7 адреса и блок 8 постоянной памяти, мультиплексоры 9 и 10, регистр 11 адреса (постоянной памяти), элементы ИЛИ 12 и 13. Формирователь 14...

Номер патента: 1120347

Опубликовано: 23.10.1984

Автор: Колюскин

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...входу третьего элемента И ивторому входу второго элемента И,выход которого соединен с управляющим входом второго сумматора-вычитателя и управляющими входами первого и второго мультиплексоров, выходыкоторых подключены к вторым входамсоответственно первого и второгосумматоров в вычитател, выход перво -го элемента НЕ соединен с вторымвходом .третьего элемента И, выходкоторого соединен с входами обнуления первого и второго регистров иуправляющими входами первого и второго блоков памяти, входы младших разрядов адреса которых объединены иподключены к выходу первого элементаИ, информационный выход первого регистра подключен к первым информационным входам первого и второго мультиплексоров, вторые информационные входы которых объединены и...

Номер патента: 1121677

Опубликовано: 30.10.1984

Авторы: Василевич, Коляда, Кухарчик, Ревинский, Чернявский

МПК: G06F 17/14, G06F 9/00

Метки: двухмерного, преобразования, процессора, фурье

...соединены соответственно с управляющим входом 1 -го счетчика базовых операций и счетным входом-го счетчика стадий, выход старшего разряда сдвигового регистра соединен с управляющими входами мультиплексоров первой, второй и третьей групп, входом старшего разряда регистра индикаторов режима, первым входом третьего элемента И и третьим входом второго узла анализа кодов счетчика базовых операций, счетный вход первого триггера подключен к выходу первого элемента И, первый вход которого подключен к выходу старшего разряда первого счетчика шагов, выход первого триггера подключен к входам младших разрядов сдвигового регистра, регистра индикаторов режима, первому входу второго элемен- та И и третьему входу первого узла анализа счетчика базовых...

Номер патента: 1121678

Опубликовано: 30.10.1984

Авторы: Зенцов, Чупик

МПК: G06F 17/14, G06F 9/00

Метки: вычисления, спектра, фурье

...операций умножения и сложения при вычислении нескольких коэффициентов Фурье, имеющих номеракоторые относятся к одной и той же,совокупности номеров,Сущность изобретения заключаетсяв цифровой обработке кода номеравычисляемого коэффициента Фурье,а также кодов вектора"столбца коэффициентов Уолша анализируемого дискретного вреенного процесса сцелью его преобразования в значениекоэффициента Фурье путем последовательного умножения на несколькотак называемых факторизованных матриц спектрального образования Уолша-Фурье, в которых число ненулевых элементов примерно в М меньше,чем в самой матрице спектральногопреобразования Г. Таким образом,реализуется быстрый алгоритм спектрального преобразования коэффициентовразложения временного процесса...

Номер патента: 1124323

Опубликовано: 15.11.1984

Авторы: Баранов, Древс, Казанский

МПК: G06F 15/332

Метки: быстрого, вычисления, преобразования, фурье

...методическая погрешность вычислений. Более того, применение эффективного по быстродействию сглаживания в частотной области результатов упрощенных алгоритмов БПФ позволяет значитель 35 но повысить методическую точность .вычисления спектра упрощенными методами и, тем самым, определяют рацио- нальность применения упрощенных алл 40 горитмов с параметром ж =и/2 (вместо 4=1/4) с учетом затрат аппаратуры и быстродействия.Цель изобретения - упрощение устройства и повышение его быстродейст Вия еПоставленная цель достигаетсятем, что в устройстве для вычисления БПФ, содержащем два коммутатора, два арифметических блока, блок памяти 50 и блок управления, еостоящий из тактового генератора, счетчика циклов, счетчика итераций и двух дешифраторов,...