Патенты с меткой «фурье»

Номер патента: 875387

Опубликовано: 23.10.1981

Автор: Коваль

МПК: G06F 17/14

Метки: арифметическое, базовой, быстрого, операции, преобразования, фурье

...в моди.фицированном дополнительном коде, т.е, знакчисла записан в двух старших разрядах. Множители С и 8 представлены в дополнительномкоде и в каждом из них имеется еще одинслужебный разряд, расположенный левее знакового бита.Наличие единицы в служебном разряде гово.рит о том, что в операции (1) будет участво.вать число А, в противном случае выполняетсяоперация (2). Все числа, участвующие в опера.ции (1), по модулю меньше единицы и представлены в кодах с фиксированной запятойпосле знака. 15 го 25 50 35 40 4Перед началом вычислений производится одновременная загрузка операндов в регистры 1, 2, 7 и 8, и на управляющие входы устройства 10 и 11 поступают логические нули,Разряды множимых В и 0 иэ регистров 2 и 8, логически умноженные...

Номер патента: 877554

Опубликовано: 30.10.1981

Авторы: Барметов, Евтеев

МПК: G01R 23/00, G06F 17/14

Метки: анализатор, спектра, фурье

...араргумента в значение косинуса и 6 синуса формируются коды чисел, соответствуюшях нулевому аргументу, которые затем умножаются в умножитепях 7 и 8 иа значение функции и, проходя через сумматоры 9 и 10, заносятся в нупевые ячейки паралпепьных сдвигавших регистров 11 и 12, В это же время на выходе бпока 1 вычиспения начального значения аргу 4 О мента формируется начальное значение аргумента, соответствующее 1 Г 03 которое в дальнейшем используется при формировании кодов аргумента дпя всех К = 1, 2,й.Поспе выдачи (М -1)-го импульса счет чик 4 останавпивает генератор 3, при этом в М поспедоватепьных ячейках параппепьных сдвигвющих регистров записаны произведения нупевого отсчета функ О ции на значения синуса и косинуса дпяФ всех гармоник...

Номер патента: 877555

Опубликовано: 30.10.1981

Авторы: Немшилов, Титов

МПК: G06F 15/332

Метки: быстрого, выполнения, преобразования, фурье

...последовательности предварительной итерации до счетчик адресовустанавливается в состояние Оф. Сигнал0 с выхода Эо,поступая на входные по 55 4гические схемы всех разрядов счетчика,запрещает прохождение обратного переноса и разрешает прохождение прямого переноса (в сторону старших разрядов), вкпючая циклический перенос из ь -го разрядав 1 й,При передаче в блок ОП кода адресадня чтения операнда поступает сигнал опв.бъ)"й разряд счетчика адресов. Сигнал Спри передаче второго адреса серии вычитает единицу из адреса.Йоспедовательность адресов на другихитерациях преобразования д- Р, анапогична поспедоватепьности из итерации Э, но01все коды адресов и соответствии с правипом сдвига циклически сдвигаются (например, дпя Э- на разряд вправо, дпя...

Номер патента: 877556

Опубликовано: 30.10.1981

Автор: Гусев

МПК: G06F 17/14

Метки: вычисления, дискретного, коэффициентов, преобразования, фурье

...(по теореме переноса спектра), после чего разделяется на М- подмассивов, для каждого из которых выполняется частичное дискретное преобразование фурье (ДПф) в полных фазах, результаты циклов ДПф (частичные результаты) умножаются на поворачиваюшие . векторы Фф ( ") с фазами, пропорциональными ширине с полосы, номеру 1 под массива и порядку г гармоники в полосе относительно начальной, принимаемой условно за нулевую, причем Ж=РМР(-13(й; конечным результатом являются суммы отпельных произведений,соответствующих оп 55 ной и той же гармонике по всем циклам ДПФ.Устройство работает следующим. образом. В исходном состоянии все счетчики устройства установлены в ноль, в том числе и счетчик 25 номера подмассив Входной блок 1 памяти накапливает...

Номер патента: 886005

Опубликовано: 30.11.1981

Авторы: Виноградов, Каневский, Мадянова, Некрасов, Сергиенко, Федотов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...цикла выполнения базовой опера Эции БПФ, а в первые (и) тактов а ,ИК 41 а 1 о 1 11 а 21) =-К 11 ац. 211 1,2п,Сумматоры 2 совместнос регистром 6, 22 совместно с 27, 23совместно 1 с 28 и 24 совместно с 29произвбдят правый сдвиг и сложениеРа 1. а )о), а 211, а 12; 1=1,2,,и) соответственно. Таким образом,через каждые и тактов в конце каждого цикла получения базовой операции З 4БПФ в регистрах результатов оказываются результаты базовой операции А.)1,А 1, А 1 и А 2,.Устройство работает следующим образом. ИБлок 1 выдает операнды через каждые ф тактов. В блоке 2 записываются результаты каждые - тактов. ПустьИ416 тактов. В нулевом такте С из блока/и иэ блока 1 заносится в регистр 25, С пересылается в регистр 26, в этом а1 отакте С 2...

Номер патента: 888130

Опубликовано: 07.12.1981

Авторы: Николаев, Петкау, Самойлов, Успенский

МПК: G06F 17/14

Метки: быстрого, индексное, преобразования, процессора, фурье

...существенный выигрыш по быстродействию.Так как в течение цикла записи (считывания) ОЗУ адрес на выходе индексного устройства необходимо поддерживатьпостоянным, введение регистров позволяетодновременно производить запись (считывание) по уже сформированному адресу и формирование следующего адреса, в то время как в устройстве - прототипе этидва процесса осуществляются последовательно, один за другим, Это приводит к выигрышу в быстродействии в 2 раза посравнению с прототипом,Формула изобретения фИндексное устройство процессора быстрого преобразования фурье, содержащее 25 основной и дополнительный счетчики, сдвиговый регистр, блок управления, адресный Индексное устройство процессора быстрого преобразования фурье работает следующим...

Номер патента: 894718

Опубликовано: 30.12.1981

Авторы: Генкин, Голубев, Куно, Скворцов, Шагурин, Щетинин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...формирование импульсов с постоянной частотой,Дляполучения требуемой частоты импульсов, связанной с частотой исследуе мой гармоники входного сигнала, импульсы с выхода генератора 8 пропускают через управляемый делитель 9, на управляющие входы которого подается код, характеризующий частоту исследуемой гармоники, Для перестройки устройства на другую частоту код, задаваемый на входы 1 Ч, может изменяться. Импульсы с выхода делителя 9; имеющие цастоту, в постоянное число раз превышающую заданную частоту исследуемой гармонической составляющей,. поступают на входы блока 3 управления и узла 10, формирующего опорные сигналы,в качестве которого для данного конкретного случая можно использовать двухразрядный распределитель,на выходах которого...

Номер патента: 896631

Опубликовано: 07.01.1982

Авторы: Коваленко, Кухарев, Романов, Тупиков

МПК: G06F 17/14

Метки: быстрого, нулевыми, последовательности, преобразования, фурье, элементами

...в занесении в блок памяти, а также упростить конструкцию распределительного блока. второй выход которого соединен с первыминформационным входом блока умножения,выход которого является выходом устройства, выход блока синхронизации соединенсо входами синхронизации входйого блокапамяти, блока умножения, арифметическогоблока, блока памяти результатов и блокапамяти коэффициентов, дополнительно введенраспределительный блок, информационныйвход и вход синхронизации которого соедиЙен соответственно с выходом входного блока памяти и с выходом блока синхронизации, информационный выход и адресный выход распределительного блока соединены соот.ветственно со вторым информационным входом и с адресным входом блока памяти ре.зультатов, выход...

Номер патента: 920739

Опубликовано: 15.04.1982

Авторы: Генкин, Голубев, Крамаренко, Морозов, Свирщев, Скворцов

МПК: G06F 17/14

Метки: взаимного, вычисления, коэффициентов, спектра, фурье

...с выходами соответственно первого 6 и второго 7 фильтров,выход первого модулятора 11 соединенс аналоговыми входами первого 4 и второго 6 аналого-цифровых преобразователей, выход второго модулятора 12 соедицен с аналоговыми входами тр 4 тьего13 и четвертого 14 аналого-цифровыхпреобразователей, цифровые входы первого 4 и третьего 13 аналого-цифровыхпреобразователей соединены с первым 55выходом дешифратора 17, второй выходкоторого соединен с цифровыми входамивторого 5 и четвертого 14 аналого-цифровых преобразователей, а вход дешифратора 17 соединен с вторым выходомсчетчика, третий переключатель 31, вход32 пилот-сигнала устройства,6 цт п 40 45 50 55 Блок 8 обработки содержит накапливающий сумматор 33, умножитель 34 и узала 35 усреднения,...

Номер патента: 922763

Опубликовано: 23.04.1982

Авторы: Никонов, Шемаров

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...сигнал занесения в регистр 6на шестом выходе блока 1 управленияи сигнал восстановления счетчика2 на первом выходе блока 1 управления при сигнале на четвертом выходеблока 1 управления равному логическому нулю. в результате чего в 1 -омразряде счетчика 2 восстанавливаетсязначение логической единицы, а позаднему Фронту сигнала на шестом выходе блока 1 управления в регистр 6заносится адрес второго операндаи-ой пары, В первой половине пятого такта вырабатывается сигнал натретьем выходе блока 1 управления,по которому в счетчик 2 добавляется.единица и тем самым адресуется11-ая пара операндов, а во второй половине вырабатывается сигнал на первом выходе блока 1 управлений, присигнале на четвертом выходе блока 1управления, равному логическому...

Номер патента: 926668

Опубликовано: 07.05.1982

Автор: Гусев

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...при переходе к четырех 926668Одновременно в каждой из групп тактиру.ются лишь по два регистра,Устройство работает следующим образом.В исходном состоянии в первую группурегистров в естественном порядке занесенисходный массив данных, Для И=16 массиврасположится следующим образом: в регистр15 запишутся 0-8 и 1 - 9 отсчеты, в регистрсоответственно 2 - 10 и 3 - 11, в регистр 19 -отсчеты 4 - 12 и 5 - 13 и в регистр 20 - отсчеты 6 в 14 и 7 - 15, Триггер 5 устанавлива.ется в нулевое состояние, в регистре 41 блока 4 управления в старшем разряде записывается единичный потенциал, клапанирующийпо выходу 49 элемент И 45, При этом счет. 15чик 40, установленный в "ноль", прямымвходом старшего разряда запирает элементИ 45, значит и элемент ИЛИ 46, в...

Номер патента: 928362

Опубликовано: 15.05.1982

Авторы: Бахтиаров, Орлов

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...либо на вычитатель5 и сумматор 4 (текущие д 11) и одновременно результаты Ьщ в узел 3 задержки, Выходной коммутатор 6 направляет на выход каскада хранящиеся в узле 3 задержки результаты Ьщ либо результаты с сумматора 4 (текущие Ьк )и одновременно из узла 3 задержки задержанные там с 1 к на вычитатель 5 исумматор 4,4 Коммутаторы 7, стоящие после ных каскадов, выполняют операцикгде ) =О, 1, 2, (2 - 1),и- номер нечетного каскада, послекоторого стоит данный коммутатор.Умножители 8, стоящие после четырехкаскадов, вьгполняют операцию умноженияна поворачивающие множители где =0, 1, 2, , (М),ф е 3 йг1 ЗР( л - двоично-инверсное значение по п- целая часть числа,Параметры М, , , Д определяются используемым алгоритмом и, наприРмер, могут принимать...

Номер патента: 928363

Опубликовано: 15.05.1982

Авторы: Билинский, Боровик, Микельсон

МПК: G06F 17/14

Метки: выполнения, преобразования, фурье

...и йс(1) аля второй группы.Знак исследуемого входного сигнала в момент дискретизации поступает с выхода знакового равряаа аналого-цифрсеого преобразователя 2 на первые входы шифраторов 8. На их вторые вхоаы с соответствующих выходов блока 6 памяти поступают значения фильтрующих Функций аля тех же моментов дискретизации:8363 6оказываются. записанными и промежуточных значений коэффициентов с., а в накапливающих сумматорах-вычитателях 9 второй группы 7 - о промежуточных значений коэффициентов Ъ1 По окончании кажцого цикла выборкиН значений М ( 1) исследуемого сигнала прсизвоцится перезапись промежутм-д, 15 ных" значений коэффициентов б. и . иэнакапливаюших сумматоров-вычитателей9 в регистры 10 промежуточных коэффициентов, после чего...

Номер патента: 940168

Опубликовано: 30.06.1982

Авторы: Ерухимович, Зелькин, Казаков

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...блоке 11 реализуютсябазовые операции БПФ(4+4) (з) , р( )САфн(К ге Аг,оицгде й - число отсчетов;ДО 1 -й комплексный отсчет в ф-ойф итерапиьц, 7 9401информационными входами 38 и 39 ус;тройства,Б качестве реккурентного регистра 1сдвига в процессоре используется и -раз;рядный регистр сдвпга с линейной обратной связью, реализованной на сумматорах по модулю два.Регистр 1 сдвига, блок 3 элементовИ, коммутаторы 34 - 37, регистры 3033 образуют преобразователь двоичныхчисел Д"регистров в псевдослучайныеОпоследовательности,Регистр 1 сдипа, блок 2 элементовИ, селекторы 12 и 13, бпок 4 элементов ИЛИ образуют формирователь экспоненциальных коэффициентов БПФ Ф Р" .Регистр 1 сдвига, сумматоры 5 и 6по модулю два, элементы И 7 - 9 составляют...

Номер патента: 940170

Опубликовано: 30.06.1982

Автор: Гусев

МПК: G01R 23/00, G06F 17/14

Метки: анализатор, спектра, фурье

...выборки, Остальной массив спектра, не представляющий интереса, исключают из вычислений. Осуществить; узкую сле дяшую фильтрацию сигнала можно двояко: либо с помощью гетеродинипования, либо с помощью цифровой фильтрации, В указанных 20 задачах использование гетеродгнных анализаторов нецелесообразно, так как оператор имеет дело с двумя приборами, кроме того, возникает проблема2масштабирования сигналов при переходе от одного прибора к другому. К тому же, нестабильность гетеродина вносит дополнительную частотную погрешность, в результате отслеживается гармоника. несколью смещенная относительно заданной. Следует указать также, что при юнтроле одного объекта используется одновременно лишь один прибор. Устройствам, способным вычислять...

Номер патента: 955085

Опубликовано: 30.08.1982

Авторы: Альховик, Дорофеев

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...входы сдвигателей 2 и 3.В сдвигателях 2 и 3 из кода 3 в соответствии с текущим номером шагаБПФи с учетом четности кода формируются адреса операндов А и В, которые считываются из блоков 10 й 11оперативной памяти.Пусть 3 333 д - двоичныйкод 3, На информационные входы сдви"гателя 2 поступает код Р 33.31.она информационные входы сдвйгателя 3 Р 333,3. Сигналы р и р вырабатываются блоком 6 анализа на четность в зависимости от четности кода3. Сдвигатели 2 и 3 осуществляют циклический сдвиг кода, поступающегона их информационные входы, наразрядов вправо. Старший разряд навыходе сдвигателей не используется,остальные разряды подаются на адресные входы блоков 10 и 11 оперативнойпамяти.В сдвигателе 4 определяется адресвеличины Ч", считываемой иэ...

Номер патента: 955086

Опубликовано: 30.08.1982

Автор: Демченко

МПК: G01R 23/00, G06F 17/14

Метки: спектра, усреднитель-анализатор, фурье

...периодом работы преобразователя 17 с учетом получения всех част"ных произведений одного дискретногоотсчета на все гармоники, 95508нат ( дискретных отсчетов)в подцикле.1Обьем этого счетчика равенпэпэс 1где т 1 = Т /ье;пэ - общее количество дискретныхотсчетов, которыми представляется входной аналоговыйсигнал.По заднему фронту импульса ЬС заносится импульс из счетчика 16 всчетчик 15, а во время импульса т.выдается код адреса определяемогодискретного отсчета на адресный входблока 28 памяти, и в преобразователь 1517 производится выборка входного сигнала.Из блока 28 по первому адресу считывается содержимое (в исходном состоянии во всех ячейках памяти была розаписана нулевая информация) и подается на второй вход сумматора 30,а на...

Номер патента: 972517

Опубликовано: 07.11.1982

Авторы: Балтрашевич, Дергачев, Сорокина

МПК: G01R 23/00, G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...0,5. Результаты суммирования поступают в регистры суммы 23и 27 соответственно.51015 20 25 30 где с,35 40 формула изобретения 45 50 55 вому входу первого сумматора, выход которого подключен к входам первого 60 и второго регистров суммы, о т л и жит второй, третий, четвертый и пятый коммутаторы, второй сумматор,65 .третий, четвертый, пятый и шестой В третьем такте в квадраторе 15по поступающему с регистра суммы 23адресу определяется число (ВЕ В +В 1)которое затем насумматоре 21 складывается с поступающим через коммутатор 19 с регистра суммы.27 эначеГ 1 .нием -(КЕВ ) +0,5. Полученнаясумма записывается в регистр суммы 26, Одновременно на сумматоре 20определяется разность чисел 1,В) и111, поступающих с входных регист ров 4 и 5 через...

Номер патента: 982009

Опубликовано: 15.12.1982

Автор: Горбиль

МПК: G06F 17/14

Метки: коэффициентов, фурье

...знаковых функций и является входом устройства, вторые входы блоковумножения соединены с соответствующими выходами генератора знаковыхфункций,На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг2 - временные диаграммы работы устройства.Устройство содержит источник анализируемого сигнала 1, подсоединенный через интегратор 2 к входам блоков умножения 3, и генератор знаковыхфункций 4. Выход интегратора 2 и выходы всех блоков умножения 3 через 60 масштабные блоки 5 и б, соответственПри измерении коэффициентов Фурье соответствующих п-ой составляющей одновременно с началом анализируемого сигнала Д(с )=5(с )дс по цепи синхронизации и запуска с выхода источника анализируемого сигнала 1 на управляющий вход...

Номер патента: 995096

Опубликовано: 07.02.1983

Автор: Зайцев

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...данные КеА, 4 А 1 г йеВ;:,Д., В веем и а, С;, ЗОКоммутатор 7 сомножителей направляет на умножитель 8 входные данные для получения промежуточных произведений (соответственно по четырем тактам текущей базовой операции, которые 35 последовательно записывают в регистр 9 произведения: в конце первого тактапроиэведение ВеВ; КеС, в конце второго - 38; Д С,в конце третьего - ВеВ;Зя 1 Си в конце четвертого 40 .53; . ВеС;. В первой половине второго такта на сумматор 11 через коммутатор 10 поступают йеА; из входного регистра 1 и первое произведение. Эта частная сумма записывается в конце первой половины второго такта в регистр 12. В течение первой половины третьего такта комму.атор 10 подает на сумматор 11 новое произведение иэ регистра 9 и...

Номер патента: 999061

Опубликовано: 23.02.1983

Авторы: Каневский, Котов, Мадянова, Некрасов, Федотов

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...третий и четвертый рого умножителя и выполняются первый, такты умножения соответственно в четчетвертый и третий такты умноженияво вертом, третьем, втором и первом ум" втором, третвем и четвертом умножи- М 1 ножителях. Кроме того, в первой полотелях соответственно. Кроме того, в вине седьмого такта в регистр 11.4 первой половине пятого такта выдает- принимается мнимая часть 1 щр(1) перся содержимое регистра 8,1, т.е. вого комплексного произведения, из Вер(0), сумматор 10. 1 выполняет сло- регистра 8.5 выдается действительжение второго операнда с нулем, Во ная часть Вер(2) второго комплексно- второй половине пятого такта Рер(0) го произведения, из регистра 11.1 выпринимается в регистр 11.1 из регист- дается Рер(0), сумматор 10. выполра...

Номер патента: 999062

Опубликовано: 23.02.1983

Авторы: Леусенко, Шемаров

МПК: G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...тактах йа первом .выходе блока. 1 управления вырабатываются сигналы, по положительному перепаду которыхв первый счетчик 2 добавляются три единицы, чем адресуется первый операнд и+1-й пары операндов, Кроме того, в девятом такте на третьем выходе блока 1 управления вырабатывает. ся сигнал, по отрицательному перепау которого в регистр 6 заносится.ЭЗ адрес первого операнда и+1-й пары.В десятом и одиннадцатом тактах управляющие сигналы не вырабатываются. В двенадцатом такте на первом выхо 46 де блока 1 управления вырабатывается сигнал, по положительному перепаду которого в первый счетчик 2 добавляется единица, чем адресуется второй операнд и+1-й пары. Кроме4 того, на третьем выходе в двенадцатом такте блока 1 управления вырабатывается сигнал,...

Номер патента: 1001108

Опубликовано: 28.02.1983

Авторы: Билинский, Боровик, Гутман, Микельсон, Осокин

МПК: G06F 17/14

Метки: вычисления, преобразования, фурье

...Фурье, содержащее входные регистры, регистры комплексной весовой функции, коммутатор сомножителей, блок управления, блок умножения, регистры произведений, коммутатор слагаемых, сумматор и регистр ы (,1 15 Однако для извест терны недостаточн данного устройства явтстродействие, обусловостью выполнения боль- операций перемножения значений отсчетов входзначення фильтруккцих ункций в.моменты дисобусловленное наличие окончанием выборки и ний коэффициентов Фур ходимое для выполнени чета значений коэффици значений промежуточных О Недостатком. ленное необходимшого количествамногоразрядныхного сигнала нагармонических фкретизации. ого устройства хае быстродействие, м задержки между: получением значеье на время, необя операций пересентор Фурье...

Номер патента: 1005070

Опубликовано: 15.03.1983

Авторы: Дагман, Коваленко, Кухарев, Романов

МПК: G06F 17/14

Метки: быстрого, нулевыми, последовательности, преобразования, фурье, элементами

...2-, 3- или 4- точечных ДПФ в зависимости от величины основания г) сложения и умножения ненулевых элементов на тригонометрические коэффициенты, поступающие из блока 8 памяти тригонометрических коэффициентов. Арифметические операции и выдача коэффициентов из блока 8 осуществляется по управляющим сигналам, поступающим на соответствующие входы блоков 3 и 8 с шифратора 19 блока 7 управления, а адреса коэффициентов определяются выходом счетчика 22 адресов блока памяти тригонометрических коэффициентов, подключенным к адресному входу блока 8. По управляющим сигналам с выходов шифратора 19 и дешифратора 20 блока 7 результаты вычислений из блока 3 записываются в блок 4 памяти по адресам, определяемых выходом счетчика 21 блока 7 управления. По...

Номер патента: 1005071

Опубликовано: 15.03.1983

Автор: Никонов

МПК: G06F 17/14

Метки: быстрого, коэффициентов, преобразования, тригонометрических, формирования, фурье

...разряда счетчика 1 постоянного уровня логической единицы.,Ввиду того, что значение и-го разряда суммы СТ+05+РК в алгоритме не используется, сумма тор выбран (п)-разрядным.В ПЗУ 7 записаны 2 взначений четверти периода синусоидальной2 п -1 7 с функции от 51 п 0 до 51 п( 22 )Формирователь 18 формирует короткий импульс по заднему фронту каждого ТИ.Устройство работает следукщим образом. 30.Вначале на вход 12 устройства подается импульс первоначальной установки ПУ, по которому в.нулевое состояние устанавливается счетчик 1 и в единИчное состояние триггеры 3 и 14. На вход 9 устройства подается код, соответствующий номеру выполняемого слоя БПФ. В первом слое БПФ подается 4 О код 111.1, во втором 0111, в третьем код 10111 и т.д.,Такой код может...

Номер патента: 1013971

Опубликовано: 23.04.1983

Авторы: Барков, Вяльшин

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...сигнал разрешения записи информации в регистры 8 и 9, при этом на шинах 21 и 22 существует сигчал запрета.Таким образом, результаты получен" ные на суммирующем выходе 19 (1 аАМ и вычитающем выходе 20 (1 аВ, ) сумма 1+1 тора-вычитателя 5 в соответствии с выражениями (1) и (2), записываются в регистры 8 и 9 соответственно,При выполнении обратного БПФ работа устройства аналогична работе при выполнении прямого БПФ за исключением того, что в первом полутакте устанавливается сигнал "Единица" на шине 17 (,сумматор 4 выполняет операцию вычитания ) и на шине 16 управления сумматором 15 по модулю два ( знак инвертируется), а в течение второго полу" такта устанавливается нулевой сигнал на шине 17 и шине 1 Ь сумматором 15 по модулю два,3...

Номер патента: 1018123

Опубликовано: 15.05.1983

Авторы: Алферов, Гусев

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...и четвер того коммутаторов. Кроме того, блок управления состоит из триггера, счетчика, блока постоянной памяти и пяти элементов И, причем синхронизирующий вход триггера является тактовым входом устройства и подключен к первым входам первого и второго элементов И, инверсный и пря-. мой выходы триггеров подключены ко вторым входам первого и.второго эле- .З ментов И, выход первого элемента И подключен ко входу счетчика, выход счет,чика .подключен к адресному входу блока постоянной памяти, первый, второй и . третий выходы блока постоянной памяти35 подключены к первым входам третьего, четвертого и пятого элементов И соответственно, вторые входа третьего и четвертого элементов И подключены к прямому выходу тригвера, третий вход 41...

Номер патента: 1019458

Опубликовано: 23.05.1983

Авторы: Алексеев, Афанасьева, Бабушкин, Барыбин, Златников, Кутынин, Лобанова, Михайлова, Сыроватский

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...к первому входу первого сумматора и к суммирующему входу первого вычитателя, вход мнимой части первого операнда устройства подключен к первому входу второ- З 5 го сумматора и к суммирующему входу второго вычитателя, вход действительной части второго операнда устройства подключен к второму входу первого сумматора и к вычитающему входу первого вычита. теля, вход мнимой части второго операнда устройства подключен к второму входу второго сумматора и к вычитающему входу второго вычитателя, выходы перво го и второго сумматоров являются соответственно выходом действительной и выходом мнимой частей суммы устройства, вход действительной части коэффициента устройства и выход первого вычвтателя подключены, к входам первого ум ножителя, вход...

Номер патента: 1020833

Опубликовано: 30.05.1983

Авторы: Каневский, Котов, Куц, Некрасов, Федотов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...к входу счетчика, выход второго разряда счетчика подключен к первым входам первого и второго элементов ИЛИ и к входу элемента НЕ, выход третьего разряда счетчика подклю чен к вторым входам первого и второго элементов ИЛИ, выход третьего разряда счетчика, выходы первого и второго элементов ИЛИ, выходы первого и второго разрядов счетчика и выход 10 ,элемента НЕ являются соответственно первым, вторым, третьим, четвертым, пятым и шестым выходаьи блока управления.На фиг. 1 представлена структуР- ная схема устройства для выполнения 15 быстрого преобразования фурье; на фиг. 2 - .структурная схема блока управления; на фиг. 3 - временная ди" аграммаработы устройства.Устройство для выполнения быстрого.преобразования фурье содержит три входных...

Номер патента: 1040491

Опубликовано: 07.09.1983

Авторы: Клюс, Петровский

МПК: G06F 17/14, G06F 9/34

Метки: адресации, быстрого, преобразования, процессора, фурье

...входф блока формирования адреса соедине- . ны соответственно с первым, вторим и третьим выходами блока синхронизации, введен ш-разрядный счетчик, вход которого соединен с третьим выходом блока синхронизации, а информационные выходы в-разрядного счетчика соединены с первой группой входов регистра адреса, вторая группа входов которого подключена к выходам блока формирования адреса,выходю-го разряда соединен с управляющим входом К-разрядного счетчика, управляющий выход которого подключен к второму управляющему входу К-разрядного регистра сдвига, а выход К-го разряда регистра сдвига соединен с входом блока синхро низации.Причем блок синхронизации содержит первый и второй триггеры, генератор одиночного импульса, элемент И, элемент...