Каскадное устройство для быстрого преобразования фурье

(50 4 С 06 Р 15/331. ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1- бlы наснОО Я-ай наснад и-бю наюаа ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 21) 3603700/24-24(54) КАСКАДНОЕ УСТРОЙСТВО ДЛЯ БЬ 1 СТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ(57) Изобретение относится к областивычислительной техники и может бытьиспользовано для построения цифровыхфильтров и анализаторов спектра, работающих в реальном времени. Цельизобретения - упрощение устройства. 80265794 А 1.Устройство содержит 1 -пбследовательно соединенных каскадов, каждый из которых содержит арифметический блок 1, коммутатор 2, два элемента задержки 3, синхронизатор 4, формирователь 5 тригонометрических коэффициентов, коммутатор 6 и регистр 7, За счет реализации в устройстве формирования из выходной последовательности на коммутаторе 6 двух последовательностей отсчетов сигнала - четной и нечетной, выравнивания в регистре 7 временного положения четной и нечетной последовательностей сигналов и изменения порядка обработки операндов на первой и последующих операци. ях быстрого преобразования Фурье дос.тигается сокращение оборудования устройства. 5 ил.40 Изобретение относится к вычислительной технике и может быть использовано для построения цифровых фильтров и анализаторов спектра, работающих в реальном времени. 5Целью изобретения является упрощение устройства.На фиг. 1 представлена функциональная схема устройства; на. фиг.2функциональная схема арифметического Облока; на фиг. 3 - функциональнаясхема коммутатора, выполняющего стандартную для каскадного БПФ операцию"прямо - накрест"; на фиг.4 - функциойальная схема дополнительного коммутатора, разделяющего входную последовательность сигналов на две -четную и нечетную; на фиг,5 - функциональная схема синхронизатора;Каскадное устройство БПФ (фиг.1) 20состоит из П последовательно соединенных каскадов, каждый из которыхсодержит арифметический блок 1, коммутатор 2, два элемента 3 задержки,25синхронизатор 4, формирователь 5тригонометрических коэффициентов,коммутатор 6 и регистр 7.Арифметический блок 1 (фиг.2) содержит комплексный умножитель 8 идва комплексных сумматора 9.30Коммутатор 2 (фиг,3) выполняетстандартную для каскадного БПФ операцию 11 прямо - накрест", Он содержитэлемент НЕ 1 О и логические элементы2 И-ИЛИ 11. 35Коммутатор 6 (фиг,4) обеспечиваетразделение входной последовательности сигналов ца две: четную и нечетную. Он содержит элемент НЕ 12 и двалогических элемента 13,Синхронизатор 4 (фиг.51 содержитгенератор 14 тактовой последовательности импульсов, двоичный счетчик 15и логические элементы 16 и 17.Устройство (фиг.1) работает следующим образом,Последовательность входных отсчетов сигнала, следующая с частотойР=2/К, в первом каскаде устройствапри помощи коммутатора 6 и регистра7 разделяется на две последовательности с частотой следования Г=1 Я,причем одна последовательность содержит только четные отсчеты входного .сигнала, а другая - только нечетные. 55Далее из этих последовательностей впервом же каскаде при помощи элементов 3 и коммутатора 2 формируютсяЕгматрица порядка 8 , которая состоит из 111/2 двухточечных ДПФ и описывает порядок вы 1- борки операндов;61 единичная матрица порядка 2 матрица двухточечного ДПФ; а 1 1-1 -11)я х 1, В9 О 1 в диагональная матрица, определяющая умножение вектора промежуточных данных на весовыекоэффициенты; и = 1 о 8,111;Хх 1 аЯ 0, 1-1 О, 11 1-11 1 ЦВ)И =ехР -1в ,211бн - мономиальная матрица двоичноинверсной перестановки порядка 111.Модифицировайный алгоритм БПФ получается из традиционного на основе матрицы 1,Г О Р, ) , которая задает разделение компонент выборки входного сигнала Х на четные и нечетные компоненты каждой ее половины. (1 (9 Рц ) Х:Х , Х ХХ, Х 11 ХНП 1 Х ИП-1 гХ 11 Х 11Х 111, 1в Ф(.11пары операндов, отстоящих во времени друг от друга на 111/2 тактов. С выходов арифметического блока 1 первого каскада операнды поступают на вход следующего каскада, где снова выполняется их переупорядочение, затем - следующая базовая операцияВ связи с тем, что последовательность операндов, поступающих на арифметические блоки 1, изменена, процесс вычисления дискретного преобразования Фурье ДПФ) должен быть организован по модифицированной процедуре алгоритма быстрого преобразования Фурье (БПФ).Стандартная процедура БПФ в матричной форме имеет видС =;,Б(ПП, 11, ) Х,1 11 Й1-1тода х=х ,х,х, ,хя, - входная вы.борка сигнала;С= С, СС,.Д- выходные коэффициенты Фурье;б 5794 25 Формула изобретенияКаскадное устройство для быстрого преобразования Фурье, содержащее 1 орН арифметических блоков, 1 оя 11 коммутаторов и 2.1 оя 0 элементов за держки, причем выход (2;-1)-го30 (-1, 1 одИ) элемента задержки подключен к первому информационному входу 1 -го коммутатора, первый и второй выходы которого подключены соответственно к входу 2 -го элемента 35 задержки и входу первого операнда 3 12где Р - матрица идеальной пересТа-нпновки порядка Н/2,Модифицированный алгоритм имеетвидс 5 и 1 2 РиД(ли иа 1 эи С 1 Р игд"На выходе процессора БПФ коэффициенты Фурье С будут появляться вюпорядке, определяемом матрицеия (1, В Р )Любой из номеров спектральных отсчетов может быть получен из соответствующего двоичного номера входного отсчета сигнала путем помещениястаршего разряда номера входного от. счета на место второго разряда; сдвига влево на один разряд всех разрядов, начиная со второго; поразрядной инверсии полученного двоичногослова; считывания результата,1-го арифметического блока, выходы2-х элементов задержки подключенык входам второго операнда 1 -го арифметического блока, выходы первого и 5 второго операнда 1-го (=1, 1 одИ.-1) арифметического блока подключенысоответственно к входу (21 +1) -гоэлемента задержки и второму информационному входу ( +1)-го коммутатора, а выходы первого и второго операндов 1 ор В -го арифметическогоблока являются выходами соответственно первого и второго операндов устройства, синхронизатор,-й выход ко торого подключен к управляющему входу х-го коммутатора, а (1 од И+1)-й 1выход синхронизатора подключен к так- фтовому входу формирователя тригонометрических коэффициентов, выход1-го коэффициента которого подключенк входу задания коэффициента-гоарифметического блока, о т л и ч аю щ е е с я тем, что, с целью упрощения устройства, оно содержит регистр и (1 од 2 И+1)-й коммутатор, первый и второй выходы которого подключены соответственно к входу первогоэлемента .задержки и информационномувходу регистра, выход которого подключен к второму информационному входупервого коммутатора, (1 одИ+2)-йвыход синхронизатора подключен к управляющему входу (1 одИ+1)-го коммутатора, информационный вход которого является информационным входомустройства.1265794 Составитель А. Техред А.Кравч о Корректор А едактор А, Ворович руча каз 5667/4 Тираж 671 дарственного изобретений и ква, Ж, Ра одписно Помитета СССРоткрытийушская наб., д. 4/5 И Г по дела 3035, М оизводстненно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4