Патенты с меткой «алгоритма»

Номер патента: 480079

Опубликовано: 05.08.1975

Авторы: Баскин, Беляев, Власов

МПК: G06F 17/14

Метки: алгоритма, быстрого, преобразования, реализации, фурье

...следующего импульса на второй выход. Так как ко времени поступления кода из преобразователя 8 регистр 3 и счетчик адреса 6 находятся в нулевом состоянии, то код регистра 3, соответствующий нулевому отсчету функции А, заносится в блок памяти 4 по нулевому адресу.Затем проводятся отсчет и преобразование значения функции В. До выдачи кода в регистр 3 на делитель частоты 7 и на счетный тов Фурье после их вычисления в устройств проводится соответствующая перестановка отсчетов преобразуемой функции при записи этих отсчетов в блок памяти. Если порядковый номер 1-го отсчета функции представлен в виде двоичного кода.0= й йа Д где 1= 1, 2,п - номер двоичного разряда арифметического устройства;и - разрядность арифметического устройства, то для...

Номер патента: 607213

Опубликовано: 15.05.1978

Авторы: Коломейко, Мороз-Подворчан, Петущак

МПК: G06F 17/14

Метки: алгоритма, быстрого, преобразования, реализации, фурье

...комплексных чисел не усложняет окончательную обработку результатов преобразования для вычисления амплитудного спектра.Структурная схема предлагаемого устройства представлена на чертеже и содержит вы. читатель 1, преобразователи 2 - О кодов, ум. ножмтелй 1 - 13 и сумматоры 14 - 18.Работает устройство следующим образом.На входы 19 н 20 устройства поступают соотяетственно коэффициенты щф и г, пред. ставленные в дополнительном коле. На вхо ды 21, 22, 23, 24 в дополнительном коде посту. пают соответственно операнды в, вг, а", зг, ко. торые прелилрпге.оромастабионь (для тго чтбы прпьол:е вычи.лительной процедуры алгоритма БПФ не бы,о пере полнения числового диапазона). Коэффициентыи фг поступают на вычитатель 1, кото. рый выполняет...

Номер патента: 813423

Опубликовано: 15.03.1981

Авторы: Калатинец, Сабадаш, Сухомлинов

МПК: G06F 7/548

Метки: алгоритма, волдера, вычислительное, дляреализации

...сдвигателя кода соединен с шиной "земля" или питание",Устройство работает следующим образом,На первую ячейку 1 на первый, второй и третий входы данных устройств 2,3 и 4 подаются соответственно значенияХ 0. Уо Яо По сигналу, подаваемомуна первый управляющий вход 5, эти значения переписываются в ведущие триггера первого, второго и третьего регистров6,7 и 8 первой ячейки. После этого сигнал с первого управляющего входа 5 снимается, а на второй управляющий вход 9подается, в результате чего числа из ведущих триггеров переписываются в ведомые. Затем из регистров непосредственнои через первый 10 и второй 11 сдвигатели из третьего сдвигагеля 12 осуществляется подача чисел в сумматоры 1315. На первый сумматор 13 из первогорегистра 6 подаегся Х и...

Номер патента: 1056206

Опубликовано: 23.11.1983

Авторы: Карташевич, Ходосевич

МПК: G06F 17/14

Метки: алгоритма, безызбыточного, быстрого, преобразования, реализации, фурье

...регистра итераций, параллельный выходрегистра итераций подключен к второму информационному входу узла элементов И, выход первого разряда регистра итераций подключен к управляющему входу узла элементов И, к второмувходу элемента И и к четвертому входуузла блокировки, выход (и+1)-го разряда регистра итераций подключен кпятому входу узла блокировки, выходузла Формирования инверсного кодаподключен к суммирующим входам первого и второго вычитателей, выходыкоторых поразрядно подключены к инфор 1056206мационным входам разрядов с второгопо (и+1)"ый первого и второго кольцевых регистров сдвига соответственно, входы управления сдвигом перяо 1 ои второго кольцевык регистров сдвига 5подключены соответственно к первомуи второму выходам узла...

Номер патента: 1078434

Опубликовано: 07.03.1984

Авторы: Зайцев, Нагулин

МПК: G06F 17/14

Метки: алгоритма, быстрого, преобразования, реализации, фурье

...с входом регистра действительной части операнда, входымнимой части первого операнда идействительной части второго операнда устройства соединены с ин. Формационными входами первого ивторого коммутаторов, выход перво-го коммутатора подключен к первымвходам первого и второго умножителей, выход второго коммутатора подключен к входу регистра мнимой,части операнда, вход мнимой части второго операнда устройства соединенс первыми входами третьего и четвертого умножителей, выход регистра 65 действительной части весового коэффициента подключен к вторым входам первого и четвертого умножителей, а также к входу дешифратора, выход которого подключен к управляющим входам первого и второго коммутаторов, выход регистра мнимой части весового...

Номер патента: 1115049

Опубликовано: 23.09.1984

Автор: Мельник

МПК: G06F 7/544

Метки: алгоритма, волдера, реализации

...входом третьего сумматоравычитателя, установочные входы первого, второго и третьего триггеров соединены с нулевыми входами четвертого, пятого и шестого триггеров, единичные входы которых соединены с информационными входами соответственно первого, второго и третьего регистров, единичные выходы четвертого, пятого и шестого триггеров соединены с первыми информационными входами соответственно второго, первого и третьего коммутаторов, вторые информационные входы первого и второго коммутаторов соединены с выходом ( +1)-го разряда соответственно второго и первого регистров, первый управляющий вход второго коммутатора соединен с вторым управляющим входом первого коммутатора, первый управляющий вход которого соединен с вторымуправляющим...

Номер патента: 1206776

Опубликовано: 23.01.1986

Авторы: Горин, Шанин

МПК: G06F 7/548

Метки: алгоритма, волдера, реализации

...блока, а их знаки -на вход 13 (здп у) того же блока ивход 14 (а 1 р х) устройства,В каждом итерационном блоке осуществляются следующие вычисления; = у - 2, х; адах = х.+ 2. 818 ппричем первое реализуется сумматором-вычитателем 3, а второе - сумматором-вычитателем 2.После выполнения,л итераций нафвыходе 10 последнего блока сформируется значение амплитуды сигнала, а на выходах 9 итерационных блоков сформируется состояние, однозначно определяющее значение фазы в пре 206776 делах от 0 до 90 , а на входе 13 первого итерационного блока и входе 14 устройства - комбинация. также однозначно определяющая номер квадрата, которому соответствует мгновенное значение фазы сигнала.В целом, установившаяся двоичная комбинация на входе 13...

Номер патента: 1233167

Опубликовано: 23.05.1986

Авторы: Алферов, Итенберг, Леонов

МПК: G06F 17/14, G06F 9/34

Метки: адресов, алгоритма, быстрого, преобразования, формирования, фурье

...пример определения последовательности адресов операндов при выполнении второй итерации 1 б-точечного быстрого преобразования Фурье (т,е. М =1 б, р - "э12331 б 7 Таблица 1 Номер "бабочки" Номер "ба бочки" со Новый номер"бабочки" Номергруппы Адрес операнда согласнэграфу тельность "бабочектельностьадресов в группе в группе гласнографу 5 2 3 О О О О О О 12 12 1 О 13 10 14 В результате для формирования не обходимых адресов достаточно изменить положение младшего разряда счетчика 4 адресов относительно его остальных разрядов в зависимости от номера выполняемой итерации. На первой итера О ции достаточно подключить выход 5, младшего разряда счетчика адресов к выходу 13 старшего разряда адреса устройства, а выходы 5 - 5 остальных разрядов...

Номер патента: 1290306

Опубликовано: 15.02.1987

Авторы: Вавилов, Вальшонок, Митин, Сигалов

МПК: G06F 7/544

Метки: алгоритма, волдера, реализации

...послеитераций получаем:=оДля получения истинных значений элементарных Функций в этом устройстве, как и во всех известных устройствах для реализации алгоритма Волдера, требуется уменьшить в К раз значения исходных данных Х Уо оНа сумматорах-вычитателях 1 и 2 Формируются значения, которые отличаются от истинных значений элементарных Аункций на коэффициент деАормации К. Для получения истинных значений элементарных Аункций значения Хили Х У, нужно умножить на величину 1/К,.Однако процесс умножения на /К может быть проведен одновременно с вычислениями по алгоритму Волдера,Представим величину 1/К в виде двоичного кода:Число дополнительных итераций и разрядов К, необходимое для получения погрешности недеформированных коэффициентов, не...

Номер патента: 1621042

Опубликовано: 15.01.1991

Авторы: Кудрявцев, Потебня

МПК: G06F 15/20

Метки: алгоритма, деятельности, моделирования, человека-оператора

...62, 63 или 64 при наличии сигнала на соответствующем управляющем входе 65, 66 или 67, Например, если управляющий сигнал поступает на управляюиий вход 66, то триггер 89 соответствующего канала коммутатора 8 переключается в единичное состояние, а триггеры 86 и 92 остальных каналов сбрасываются в нулевое состояние, Сигналом с единичного выхода триггера 89 открыты элементы И 90, выбранного канала. Таким образом, к выходам 68 через элементы ИЛИ 94 и элементы И 90 оказывается подключенной группа информационных входов 63. Лналогичлым образом осуществляется коммутация кода веро- ятности по другим каналам коммутатора 8.При подготовке устройства к работе в оперативную память (блок 71 памяти) блока 1 вводят исходные данные ио каждой операции...