Патенты с меткой «фурье»

Страница 8

Устройство для выполнения преобразования фурье

Загрузка...

Номер патента: 1383395

Опубликовано: 23.03.1988

Авторы: Белик, Будейкин

МПК: G06F 17/14

Метки: выполнения, преобразования, фурье

...выходов устройства 11,Устройство работает следуюцим образом.Входной аналоговый сигнал устройства поступает на вход 1 АЦП 2. Тактовые импульсы с выхода генератора 3поступают на управляющий вход АЦП 2,на информационном выходе которогоформируются цифровые отсчеты входного сигнала, на вход генератора 4псевдослучайных чисел, на выходахкоторого Формируется К + 1 последовательностей псевдослучайных чисел(и), и через счетчик 5 на адресныйвход блока 6, на выходах которогоформируются последовательности числовых кодов, соответствующих значениямФильтрующих Функций Я ,.(и) иС,;(и). Блоки сравнения осуществляютсравнение чисел, поступающих с выходов блока 6 и генератора 4. Есличисло, поступившее на блок 8 сравнения с блока 6, например, больше числа,...

Анализатор спектра фурье

Загрузка...

Номер патента: 1387010

Опубликовано: 07.04.1988

Авторы: Бульбанюк, Фомичев, Эпштейн, Якименко

МПК: G01R 23/16, G06F 17/14

Метки: анализатор, спектра, фурье

...обнуления, а через первый вход синхронизатора 20 - на К-вход КЯ-триггера 28 и через элемент ИЛИ 25 - на вход обнуления входного регистра 1 и счетчиков 3 и Зг, которые устанавливаются в нулевое,состяние. При этом КЯ-триггер 28 срабатывает, закрывая элементы И 29 и 13 и открывая элементы И 30 и 14.Одновременно единичный импульс с последнего выхода регистра 6 сдвига поступает на третий вход дешифратора 15 адресов считывания для установки в нем начальных условий, а на его второй вход начинают поступать тактовые импульсы с четвертого счетов Х =считывание произведений Ос К выходов блоков регистров 4 и 4 г через мультиплексор 5 на вход усреднителя 17, также осуществляется распределение результатов усреднений через демультиплексор 18 по...

Арифметическое устройство процессора для фурье преобразования сигналов

Загрузка...

Номер патента: 1387011

Опубликовано: 07.04.1988

Авторы: Бульбанюк, Фомичев, Эпштейн, Якименко

МПК: G06F 17/14

Метки: арифметическое, преобразования, процессора, сигналов, фурье

...разряда передается через соответствующий элемент ИЛИ 8 - 11 на второй вход одного из блоков элементов И 17 - 20, разрешая считывание на определенный информационный выход такого значения кода, которое к этому моменту времени сформировалось в соответствующем счетчике 2, 3, 4 или 5.Таким образом, на выходы устройства в соответствующие моменты времени считываются коды О, которые могут записываться в ячейки соответствующих 1-х зон буферного блока памяти или непосредственно подаваться в усреднители процессора для Фурье-преобразования сигналов (фиг, 2 б - в).Поскольку счетчики 2 - 5 начинают суммирование или вычитание с начальных значений кодов, соответственно равных О,, Х то на выходах арифметического устройства одновременно...

Процессор быстрого преобразования фурье

Загрузка...

Номер патента: 1388892

Опубликовано: 15.04.1988

Авторы: Зайцев, Нагулин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...из блока 14 оперативной памяти в нормальном порядке используется формирователь 6 адреса оперативной памяти, реализующий преобразование 55д кода Я , Я к9 о ступающего от формирователя 5 сигналов приращений по формуле,+ 9,+ (пюд 2), рс 1 К,1=К Кф 5,;= Режим обработки устройством комплексной входной последовательности во многом аналогичен режиму обработки действительной последовательности, поскольку реализуемые специальный алгоритм БПФ действительной последовательности и стандартный алгоритм комплексной последовательности имеют одинаковую структуру. Отличие заключается в следующем, В случае обработки комплексной последовательности при нулевом значении показателя весового коэффициента по управляющему сигналу от дешифратора 13...

Арифметическое устройство для вычисления коэффициентов фурье

Загрузка...

Номер патента: 1388893

Опубликовано: 15.04.1988

Авторы: Карасев, Савенкова, Шангин

МПК: G06F 17/14

Метки: арифметическое, вычисления, коэффициентов, фурье

...18 записываются ввыходные регистры 19 н 20, а затем вОЗУ. При втором цикле алгебраическогосуммирования на выходах сумматоров17 и 18 образуются суммы:Таким образом, дополнительная опеРация, необходимая для обработки действительных массивов, выполняется натом же самом оборудовании, что и баЗовая операция БПФ. Операция умножения комплексных массивов выполняетсяпри получении команды на входе 30.Преобразование операндов осуществляЕтся в соответствии с выражениями(3) и (4). Управляющие сигналы вырабатываются в соответствии с временной диаграммой на фиг.5, По сигналу32 на входы умножителей записываются.Входные операнды (первый операнд -через сдвигатели, а второй - по вхоДу И). Результаты перемножения через входы мультиплексоров 9-12 (посигналам...

Устройство для быстрого преобразования фурье

Загрузка...

Номер патента: 1392577

Опубликовано: 30.04.1988

Авторы: Каневский, Краснощеков, Сергиенко

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...ир р- ссстий хуг ьтпгскс)р 1 О питу)дст нд иифраГцр 2:5 пцрялк;3, к)тцрьи Б(с 1,(дс Нцр),(цкК оп(рднла А, котцрый здписыцде(сяе,В первый ре Истр 24 нцрялка при на.Ичии(.линицнцгц си н;ла нс 1 3 Нне 72. В Грет 1 с х)такте А и:3 Втцр 010 р(1 истрс 18 ч(.рс 3 1 р- ртий х)угЬиплксцр 10 полается нз вх)л ииц)ра 1 црс 2,5 ицрялкс, кОтцрый Вылдс кц,( Ьицря,кс 3 1 ис 1;1 .4, кцОрый срс Вин вс 1(.Г(51с колцм х из регистра 24 пцрялка в блоке 21СРс 3 13 И(.Н И 51, С ИГ ДС С БЫ ХОЛД КОТОРОГО, ПРОИ. (51ирез схему 1 31,пр(Б,я чу.1 ьгиплск 0 рцм 27 поря,(кд, кцтцрыи Ирцпъск;3 т м(3 чл(с),ьныи из пцр 5 Лкцц Х=)31,С ГХ ), 1.ЮГОРЫИ В КОНИ(. с 1 ктс 1 ЗДПИСЬ(вс 11.Я Б РСгистр 25. 11 ри этом нд иНне 74 лНицн,1си нал. д ц регисгр 2 с) прзндкцц Б р,зр ы111,...

Устройство для вычисления двумерного быстрого преобразования фурье

Загрузка...

Номер патента: 1408442

Опубликовано: 07.07.1988

Авторы: Власенко, Лаппа

МПК: G06F 17/14

Метки: быстрого, вычисления, двумерного, преобразования, фурье

...записи блока 1 оператюной памяти и записывается в него по тем же адресам, по которым происходило счи 8тывание в первых 6 тактах. Это обеспечивается повторением управляющих сигналов на входах коммутаторов 4 и 5 (фиг. 3, 08 и О 6) при неизменном состоянии счетчика 8 строк и счетчика 9 столбцов. Таким образом, после вторых (и каждых четных) 16 тактов ГТИ 17 заканчиваются выполнение базовой операции и запись результата вычислений в блок 1 оперативной памяти. Полное выполнение первой (и каждой последующей) итерации осуществляется за 32 такта. На третьих 16 тактах ГТИ 17 начинается выполнение второй итерации первого этапа вычислений. При этом задним фронтом импульса с выхода триггеров 12-16 на 32 происходит переключение счетчика 8 строк в...

Устройство для выполнения быстрого преобразования фурье

Загрузка...

Номер патента: 1411777

Опубликовано: 23.07.1988

Авторы: Дивин, Иртегов, Климов, Полушкина, Скуратов, Солодилов, Щинов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...и В; и осуществляется запись адресов чтения этих операндов соответственно в регистры 21 и 23. 10С приходом (+2)-го тактового импульса результаты выполнения базовойь о Ф операции Х; и У (над операндами А и Ф ) Фиксируются в выходных регистрах арифметического блока 5 и посту пают на входы входного коммутатора 2 для записи в модули блока 3 памяти. По этому же импульсу адреса из регистров 21 и 23 переписываются соответственно в регистры 20 и 22 и пос тупают на входы коммутатора 15 адреса, на выходе которого формируются адреса записи результатов 1; и у 1,Управление коммутатором 15 адреса ,обеспечивается сигналами с блока 19 25 элементов И-ИЛИ, задержанными на два ,такта на триггерах 25 и 24, в соответствии с временными диаграммами.На выходе...

Устройство для выполнения преобразования фурье

Загрузка...

Номер патента: 1418747

Опубликовано: 23.08.1988

Авторы: Куконин, Петько, Чеголин

МПК: G06F 17/14

Метки: выполнения, преобразования, фурье

...9 второй группы 7 - М значений коэффициентов Ьаа. = .Е х(п) Гзхп па -8(гг)1;8(10)При равномерном законе распределения чисел Р(г 1) в выходной последова:тельности генератора 4 псевдослучайных чисел (п) на вьжодех 15 сумматорон-вычитателей 9 поянляются соотнет " стнующие значения коэффициентов дискретного преобразования Фурьеа= -х(п) зг.п- и:(11)1 1Ь,: - Л х(п) соя - п 1(12Ис коэффициентом доверия, завися.;имот времени интервала суммирования(усреднения), так как среднее значе"ние Р, например, для 8 ;(и) равноСО27. , 1.2 ЯР =,. (зз.п - п. - Р(п) Р(п) = - ,зп - хИ И. И х пх. (1 Я Кроме того, тактовые импульсы с выхода генератора 3 поступают на входы блоков 12 делителей частоты и на вход элемента 10 задержки. С выходов...

Устройство для выполнения преобразования фурье

Загрузка...

Номер патента: 1424027

Опубликовано: 15.09.1988

Авторы: Куконин, Петько, Пинютин, Чеголин

МПК: G06F 17/14

Метки: выполнения, преобразования, фурье

...Нд вь(ходе последнего Формируется последовательность псевдослучайных чисел (п) (Фиг.2 в), а на выходе счетчика 6 формируется код адреса, который поступает, в свою очередь на адресный вход блока 7. На выходах последнего Формируются последовательности числовых кодов, соответствующих значениям синтезирующих Функций 5(и) пля первой группы 1 О блоков и С ;(и) для второй группы 10, которые так же, кдк и ильтрующие функции, описываются соотношениями (1) и (2)(9) 142При равномерном законе распределения Р(п) н вых(1 пцой последовательности генератора 5 псевдослучайных чисел (п) иа выходах 11 сумматоровцычитателей 9 появляются соответствующие значения коздфициентов дискретного преобрдзовдния Фурье: с коэффициентом доверия, зависящимот...

Устройство для вычисления дискретного преобразования фурье

Загрузка...

Номер патента: 1425708

Опубликовано: 23.09.1988

Авторы: Арро, Герм, Смолянский

МПК: G06F 17/14

Метки: вычисления, дискретного, преобразования, фурье

...33 и 30 блока 15 синхронизации. Одновременно по сигналу с выхода 39 блока 15 синхронизации в регистр 12 принимается результат проведенной в пятом такте операции вычитания с выхода арифметического блока 10, этот же результат по сигналу с выхода 40 блока 15 синхронизации принимается в регистр 13 и записывается по сигналу с выхода 19 блока 15 синхронизации в блок 1 памяти по адресу А 1, сформированному на выходе 18 блока 15 синхронизацииВ седьмом такте по сигналу с выхода 38 блока 15 синхронизации арифметический блок 10 выполняет операцию вычитания над операндами Х 2 и ХЗ, считываемыми соответственно из блоков регистров 7 и 8 по адресам Ф 1, сформированным на выходах 33 и 30 блока 15 синхронизации, Одновременно по сигналу с выхода 39 блока...

Процессор быстрого преобразования фурье

Загрузка...

Номер патента: 1425709

Опубликовано: 23.09.1988

Авторы: Золотой, Легонин, Садыхов, Шаренков

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...счетчиком 17 (И)-го адреса счетчик 33 обнуляется и на его выходе переноса формируется сигнал окончания процедуры перестановок, который поступает на вход узла синхронизации и запускает одно- вибратор 8, который устанавливает триггер 9 в "1", а счетчики 17 и 33 и триггер 32 обнуляется. Тем самым блок 4 адресации вновь готов к работе. При подаче на вход блока 4 адресации низкого потенциала запрещено формирование сигнала записи и реализуется режим считывания иэ блока 3.Процессор быстрого преобразования Фурье работает следующим образом.Исследуемый. процесс поступает на вход блока 1 вычисления коэффициентов фурье, на выходе которого формируются спектральные коэффициенты в обратном двоичном порядке, поступающие последовательно через...

Устройство для выполнения преобразования фурье

Загрузка...

Номер патента: 1429125

Опубликовано: 07.10.1988

Авторы: Билинский, Виксна, Медниекс, Немировский

МПК: G06F 17/14

Метки: выполнения, преобразования, фурье

...сигналкоммутаторов 3,6,9,11 и 12. При этомблок 4 памяти переходит в режим считывания записанной выборки сигнала,а блок 5 памяти - в режим записи следующей выборки без пропуска отсчетов,чем достигается обработка на соприкасающихся выборках, Импульсная последовательность ст ГТИ 10 поступает теперь через коммутатор 9 на вход адресного счетчика 7, а псевдослучайнаяс выхода ГПСИП 1 - на вход адресногосчетчика 8. Организуется Ь цикловсчитывания выборки, записанной в блок4 памяти, В к-.";о; цикле отсчеты/х 1 л), х(") ,.х,;, из блока 4 и, -мятн последовательно поступают нав .зд коммутатора 11, С первого выходакс;1 мутатсра ; знаковый р:",зряд отсчета х(с подаегся на сбъединенньвторые входы элементов ИСКППЧАЮЩЕЕ15 8 обоих б.-.оков цифровой...

Устройство для формирования адресов операндов процессора быстрого преобразования фурье

Загрузка...

Номер патента: 1444814

Опубликовано: 15.12.1988

Авторы: Савенкова, Шангин

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, операндов, преобразования, процессора, формирования, фурье

...разрядовсчетчика 10, начиная с второго. На 15первом выходе формируется последовательность адресов для записи операндов. Далее процесс продолжаетсяаналогично описанному выше и формируются адреса считывания адресов последней итерации, что соответствуетзначению единицы на пятом выходе дешифратора 12 (при И = 32), на выходе мультиплексора 33 устанавливается высокий уровень. При появлении 25сигнала ДШ 7 через элемент 22 сбрасываются регистр 23 и триггер 20.Работа счетчика 29 по входу "+1" блокируется. Устройство находится в состоянии готовности к исполнению следующей команды,Рассмотрим работу устройства приформировании адресов для операциибезызбыточного алгоритма БПФ.Как известно, для выполнения операции безызбыточного алгоритма...

Устройство для быстрого действительного преобразования фурье

Загрузка...

Номер патента: 1462354

Опубликовано: 28.02.1989

Авторы: Демиденко, Кончак, Куновский, Чеголин

МПК: G06F 15/332

Метки: быстрого, действительного, преобразования, фурье

...На счетчике 4 по сигналу синхронизатора 1 формируется код адреса второго операнда, являющегося (х + М/2)-м входным отсчетом. С выхода блока 8 оперативной памяти , значение операнда поступает на входной регистр 7 и фиксируется в нем, Отсюда цифровой код попадает на входы мультиплексоров 10 и 11. На управляющие входы последних с синхронизатора623544 51 О 15 40 45 50 55 20 25 ЗО 35 1 поступает сигнал, вызывающий передачу этой информации на входы первого 12 и второго 13 сумматоров. Сумматор 12 осуществляет сложение операндов, поступающих на его входы, а сумматор 13 - вычитание. второго операнда изпервого. С выходов сумматоров 12 и 13 результаты поступают соответственно на входы мультиплексора 14,По сигналам с синхронизатора 1 этиданные...

Устройство для выполнения дискретного преобразования фурье

Загрузка...

Номер патента: 1474673

Опубликовано: 23.04.1989

Авторы: Каневский, Корчев

МПК: G06F 17/14

Метки: выполнения, дискретного, преобразования, фурье

...а"(1)И+а (2)И, а на его выходе появляется аф(1)И + +а"(2)Ю. На входе регистра 2,1 а (1)И +а"(2)У +а (3)11+а".(4)Ъ 7 = =Р (1)..Пятый такт, На входе 1 устройства - значение а"(4), На выходе коммутатора 3 - значение а(0), 2 середине такта производится запись значения а (О) в регистр 14, В регистрах 5.1 и 5.2 - значения а (3) и а (4) соответственно. На входе триггера 6,2 - нулевое значение, В триггерах 6.1 и 6.2 - также нулевое+а (3). В середине такта происходитизменение информации на выходе блока17 постоянной памяти сна И . В1 5регистрах 10.1 и 10,2 - соответст 4.венно Ж и И , Информация в регистрах 8.1-8.4 не изменяетсяВо второй половине данного такта и в.первой половине следующего на вторыевходы умножителей 9,4, 9.3, 9.2 и9,1...

Устройство для быстрого действительного преобразования фурье

Загрузка...

Номер патента: 1476488

Опубликовано: 30.04.1989

Авторы: Дашук, Демиденко, Куновский, Чеголин

МПК: G06F 17/14

Метки: быстрого, действительного, преобразования, фурье

...а и Ъ - отсчеты, полученные в предшествующий такт выпол 5нения алгоритма: с - весовой коэффи,циент.Данная процедура является основной для последнего и-го шага алгоритма (выполняется над 0-4 операнда 20ми). Кроме того, она присутствует в1 шагах с номерами 3,4пи вылполняется в каждом из них над 2 опе 1 рандами, где с - номер шага,Устройства при выполнении этои 25процедуры функционирует следующимобразом.По сигналам с синхронизатора 1счетчик 4 последовательно формируеткоды адресов, по которым из блока 8памяти считывается очередная пара30операндов и записывается во входныерегистры 5 и 7 (отсчитываемые операнды а,Ь выбираются такими, .над которыми должна быть выполнена параопераций а+сЬ и а-сЬ. Для представленного на фиг.2 алгоритма при...

Устройство для формирования адресов процессора быстрого преобразования фурье

Загрузка...

Номер патента: 1499373

Опубликовано: 07.08.1989

Авторы: Морозевич, Федосенко, Шемаров

МПК: G06F 17/14

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...с адресами 21-23аналогичны микрокомандам с адресами3-5 и осуществляют формирование адреса второго операнда (и+1)-й пары(на момент входа в циклический участок адрес 0000101).Таким образом, при выполнении циклического участка происходит адресация (и)-й пары для записи в память, (и+1)-й пары для считыванияиэ памяти и обработки в следующемцикле.В микрокоманде с адресом 14 анализируется условие ХО, При попытке сформировать адрес для записи в памятьпервого операнда (и)-й пары, не принадлежащего п ространству адресов слояалгоритма БПФ для данной выборки, условие ХО становится равным единице;При этом происходит условный переходк выполнению микрокоманды с адресом24, Ясли первый операнд (пара операндов) принадлежит пространству, топерехода не...

Устройство для вычисления дискретного преобразования фурье

Загрузка...

Номер патента: 1501085

Опубликовано: 15.08.1989

Авторы: Погрибной, Пристайко, Тимченко

МПК: G06F 17/14

Метки: вычисления, дискретного, преобразования, фурье

...из сумматора-вычитателя 11 в 1-ю ячейку узла 15Аналогич- . ные операции производятся для интервалов времени 1, 4и т,д в Результате чего в ячейках п)=1,М узла 15 памяти записывается соответствующее значение сигнала В М-м интервале дискретизации Т 4 на выходе дешифратора 19 появляется сигнал Б, , в результате чего открывается узел 14 клк)чей, а мультиплексор 13 переводится в положение, при котором информационные входы узла 15 подключаются к входу 12 задания логического нуля, Поэтому в интервалы времени г., С, , с, 1 и т,д, выходной сигнал узла 15 через сумматор-вычитатель 11 т,с учетом записи в соответствующие ячейки узла 9 нулевого значения сигнала) и через открытый учел 14 ключей поступает на входы сумматора 5. На другие входы...

Устройство для вычисления быстрого преобразования фурье

Загрузка...

Номер патента: 1508233

Опубликовано: 15.09.1989

Авторы: Гнилицкий, Каневский, Корчев, Поваренко, Черная

МПК: G06F 17/14

Метки: быстрого, вычисления, преобразования, фурье

...Х(3) - Х(7)+Х (11). Натретий управляющий вход 9,1 поступает нижний логический уровень, натретий управляющий вход 10.1 - верх 40ний логический уровень. Третий арифметический блок выполняет операцию-Х (10)-1 К(14), Х (3)+1 Х (4)-Х (11)-,1 Х(15) которые поступают на первыйвход блока 12.1 умножения. На второйвход блока умножения поступает последовательность весовых коэффициенотов И,ь, Ч , И 1 ь, Иь . На вход2,2 второго модуля 1.2 поступаетвторая четверка результатов первойитерации алгоритма БНФ.В шестую четверку тактов первыймодуль 1.1 работает аналогично второму. На вторые и третьи управляющиевходы 9.1 и 10.1 поступают верхние 3 6логические уровни. При этом второй арифметический блок 7,1 выполняет операцию (АВ)-С, а третий...

Устройство для выполнения быстрого преобразования фурье

Загрузка...

Номер патента: 1520538

Опубликовано: 07.11.1989

Авторы: Горинштейн, Евсеев, Назаренко, Сведлик

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...работает следующимобразом.На вход коммутатора 3 первого каскада 2, поступает последовательностьиз И комплексных операндов (неравенство 1). следующих с периодом Т,порядковые номера которых имеют последовательную нумерацию в обобщеннойпозиционной системе счисления (формулы 3-8).В случае, если преобразуемая последовательность операндов имеет размер М С М , то исходная последовательность дополняется нулевыми отсчетами до размера ИВ 1-м (1 = 1,М) каскаде операндыс 1 с - х (1 с = 1,М -1) выходов коммутатора 3 поступ".ют соответственно через К-е элементы задержки входы арифметического блока 9. Сигнал с И-говыхода коммутатора поступает наИ-й вход АБ непосредственно,В (ЗЬ - 2)-м, (Ь = 1, Л +1) каскаде сигналы с выходов АБ 9 поступаютна...

Устройство для быстрого преобразования фурье

Загрузка...

Номер патента: 1524066

Опубликовано: 23.11.1989

Авторы: Каневский, Котов, Масленников, Перльмуттер, Сергиенко

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...модуля комплексного числа в устройстве производится с плавающей запятой следующим образом,В первом такте на вход 36 устройства поступает действительная часть Ао нулевого операнда и принимаетсяов регистр 37, Во втором такте Аа переписывается иэ регистра 37 в регистр 39, а также выдается через мультиплексор 38 и ключ 15 на шину 70, а количество незначащих в нем цифр (порядок) записывается в регистр 19 порядка при единичном сигнале на шине 69. В этом же такте мнимая часть А нулевого операнда принимаоется с входа 36 устройства в регистр 37, а регистр 33 устанавливается в нулевое состояние сигналом на входе 57, В третьем такте А 3 из регистра 37 выдается на шину 70 и принимаетсоде хода происходит сдвиг А в сторону старших разрядов на К...

Анализатор спектра фурье

Загрузка...

Номер патента: 1569738

Опубликовано: 07.06.1990

Автор: Кешишян

МПК: G01R 23/16

Метки: анализатор, спектра, фурье

...вычитателя 48-1,48-2,.е.,48-5. Порядковые номеравходон первого вычитателя первого ивторого каналов (фиг,7 5-1 и 6-1)Которые делятся не только на единицуи на себя, а и на другие числа,только номер 15 входа (фиг.7), который с входа 5-1-15 (6-1-15) первоговычислителя первого и второго кана,лов через шестой умножитель 49-6 на постоянный коэффициент подключаетсяк второму входу сумматора 48-6. Причем номером входов первого вычислителя первого и второго каналов, удовлетворяющих условию К 1(2 о) Р 33,1К3, будет только номер 9, следовательно, он не используется. Выходсумматора 48-6 является выходом первого вычислителя первого и второгоканалов, причем первые входы сумматора 48-6 подключены к выходу вычита"теля 48-5,а первый вход...

Устройство для вычисления быстрого преобразования фурье

Загрузка...

Номер патента: 1571611

Опубликовано: 15.06.1990

Авторы: Каневский, Коноплицкий, Корчев, Поваренко, Ярцун

МПК: G06F 17/14

Метки: быстрого, вычисления, преобразования, фурье

...сигсумматоры 19,р поступают таазом, что на выходе группы 15м результат, равносильный умматриц: где У(р) - значения, поступающие наобщую информационную шину6 (р=1,6,11).С информационного выхода вычислительного блока 15,5 значения поступают на вход блока 22 умножения, надругой вход которого приходят с 113 У21 значения весовых коэффициентов ипризнаков. После умножения в блоке 22умножения значения поступают в третьюобщую информационную шину 23,Группа вычислительных элементов24.р работает аналогично группе вычислительных блоков 15.р (р=1,5),Управляющие сигналы на сумматоры 28,рпоступают таким образом, что на выходе получаем значения, которые были быполучены при умножении двух матриц: где У(р) - значения, поступающие на третью общую...

Устройство для вычисления дискретного преобразования фурье и свертки

Загрузка...

Номер патента: 1573459

Опубликовано: 23.06.1990

Авторы: Каневский, Корчев

МПК: G06F 17/14

Метки: вычисления, дискретного, преобразования, свертки, фурье

...На выходах сумматоров 11.111,4 значения Х(0) И 8+Х(1) И+Х(2) И++Х(3) Иь соответственно, На управля- .ющие входы регистров 14.1-14,4 поступает верхний логический уровень, разрешающий запись информации в них повторому входу.Пятый такт,Аналогичен первому такту. УстройстЭо начинает обработку нового массиваданных по описанному выше алгоритму.На управляющих входах мультиплексоров9, верхний логический уровень, поэтому весовые коэффициенты на вторые9 ходы умножителей поступают с регистров 8., Последовательность поступлеНия весовых коэффициентов аналогичнаописанной ранее. В регистры 7. осуществляется загрузка весовых коэффициентов для следующего массива данныхв последовательности, приведенной длярегистров 8.х при вычислении предыду...

Устройство для вычисления дискретного преобразования фурье

Загрузка...

Номер патента: 1575202

Опубликовано: 30.06.1990

Авторы: Каневский, Коноплицкий, Корчев

МПК: G06F 17/14

Метки: вычисления, дискретного, преобразования, фурье

...на выходе сумматора 12.2 результат а(0)Ы 8 + а ЫвШестой такт. На выходе .1 значениеф 1а (1). На выходе блока 22 значениеЫ 1, На выходе коммутатора 3 а (1) хх ЫвВ регистре 5.1 значениез 41 .4а (0)Ыд , а в регистре 5.2 значениеа (Э)Ыэ . На выходе блока 23 значеу ние Ыв . В регистре 9.1 значение Ы 4, 15г) , а в регистре 9,2 - значение Ы)1 . Вт регистре 11.1 значение а (0)Ыь + + а ( )Ыв + а"(2)Ы 8 + а (3)Ы 8торое подается на вход умножителя 19, навторой вход которого поступает 20 значение с блока 22. На выходе коммутатора 20 результат Г (1) = а (0)Ы 8+ +а (1)Ы + а (2)Ы + а (3)Ы.Регистры 7.1; .2; 7.3; 7.4 сохраняют свои значения, Дальше происходит аналогичный процесс - в умножителе 8.1 умножается содержимое регистра 7.1 и значение на...

Устройство для вычисления двумерного дискретного преобразования фурье

Загрузка...

Номер патента: 1589289

Опубликовано: 30.08.1990

Авторы: Гнилицкий, Каневский, Клименко, Корчев, Поваренко, Ярцун

МПК: G06F 17/14

Метки: вычисления, двумерного, дискретного, преобразования, фурье

...записывается значениеУ(1,2) 1 И 8.4; на выходе регистра18.2.1 - значение У(2,1) + И 8.-9; на 50. выходе умножитепя 19.2.1 в значение У(2,1) И 8,11; на выходе сумматора212.1 - значение У(2,1)Ф И 8.11 ++ У(1,)И 8.4; на выходе регистра18,1.3 - значение У(1,3) Ф Ч 8.-4; навыходе умирителя 19, 1. 3 - значениеУ (1,3) + И 8. 4 на выходе сумматора.21.1. Э - значение У(1,3) 7. И 8,4 на 55 18,2.1 - значение 7(2,1)И 8.9; навыходе умножителя 19.2.1 - значение7(2,1)% И 8,4; на выходе сумматора 5 21.2,1 - значение У(2,1)% И 8,4 ++ У(1,1) %И 8.4.Шестнадцатый такт, На выходе АЦП1.1 " значение Х (3,1); на выходеАЦП 1.2 - значение Х (3,2); на выходе АЦП 1.3 - .значение Х 7(3,3);в регистр 93.1 - записывается значениеУ(4,1) = Х(4,3) мИЗ,О+Х(4,2) ь ИЗ.О...

Устройство для формирования адресов процессора быстрого преобразования фурье

Загрузка...

Номер патента: 1605255

Опубликовано: 07.11.1990

Авторы: Иваненко, Лысенко

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...сумматор 9, регистр 1 О адреса, группа регистров 11, вход 12 сопровождения данных устройства, выход 13 устройства, входы 14,1-14,Ь постоянного коэффициента устройстваУстройство предназначено для формирования адресов процессора, реализующего алгоритм Винограда преобразования Фурье (АВПФ). Алгоритм Винограда основан на представленииматрицы 11Г 11 - точечного диск"Ю:еретного преобразования Фурье (1 ШФ),где 11 Е - взаимно простые числа, ввиде прямого произведения матриц11 - точечных ДПФ61,1: 1,111,1,Я,111,и сведении вычисления 11 Е - точечныхДПФ к вычислению круговых сверток сиспользованием арифметики в кольцеполиномо.з. Короткие 11 Е - точечныепоследовательности вычисляются по алгоритму Рейдера, позволяющему существенно...

Устройство для вычисления быстрого преобразования фурье

Загрузка...

Номер патента: 1605256

Опубликовано: 07.11.1990

Авторы: Корчев, Поваренко, Черная

МПК: G06F 17/14

Метки: быстрого, вычисления, преобразования, фурье

...и одинаково согласно алгоритму работы предыдущих блоков 4 и 5 памяти в режиме записи. В первый подблок запишутся последовательно выходные отсчеты - нулевой и второй, во второй подблок - четвертый и шестой, в третий подблок - первый и третий, в четвертый - пятый и седьмой. По окончании записи результата в блок 13 памяти устройство начинает вычисление БПФ нового массива и разделение спектров исходных действительных массивов. Блок 13 памяти переключается в режим считывания. Временная диаграмма работы блоков 13 и 15 в режиме выдачи результатов приведена на фиг.б, Все управляющие сигналы формируются блоком 12. На одном из адресных входов блока 13 памяти прямая последовательность адресов, на другом адресном входе - инверсная...

Систолический процессор для двумерного дискретного преобразования фурье

Загрузка...

Номер патента: 1608688

Опубликовано: 23.11.1990

Авторы: Кухарев, Тропченко

МПК: G06F 17/14

Метки: двумерного, дискретного, преобразования, процессор, систолический, фурье

...результатов (в этом случае Я= сопят), или симметрировать одномерный спектр путем домножения на фазовый множитель 20 вида:,2 р ехр -1 - (И) (и+1 с) - при не- Бчетном Ненр -3(нтск) - при четном М 25 На каждом следующем такте результаты обработки в операционном блоке 11 вида с() = С(е) Я(е) поступают в первый регистр 16 группы 15 и на 30 вход группы 13. На другой вход одновременно поступают с входа 12 весовые (поворачивающие) множители вида 1 где 1 - номер строки коэффициентов 1 одномерного ДПФ матрицы Х 1."При этом группа 13 и группа 15 сдвиговых регистров повторяют описай- ный выше процесс вычислений с той лишь разницей, что накопление частичных сумм в дополнительном операцион ном блоке 11 и в операционных блоках 14 осуществляется...