Патенты с меткой «фурье»

Номер патента: 1615741

Опубликовано: 23.12.1990

Авторы: Кухарев, Тропченко

МПК: G06F 15/00, G06F 17/14

Метки: дискретного, преобразования, процессор, систолический, фурье

...из регистра в регистр данного второго Яла35, с выхода последнего регистра"36данного узла поступают на первый выход 3 блока 8, а дальше на,третийвход 19,соответствующего блока 5 сис.1 ятолической матрицы 4 (при 1 ) 2) илина третий вход 19 блока 2 (при 1=1).В течение следующих М тактов работты процессора в блоке 2 нли в блоке5 с номером (1-1)(У 1 Е 2, М) систолической матрицы 4 формируются окончательные результаты в соответствии свыражениями (1) и (2). Каждый результат Споступает при этом уже в первую секцию узла 34 соответствующего1 блока 8, таккак на (М)М-м тактеработы вторым дешифратором 52 счетчи.ка 50 Формируются управляющие сигналы у = 0 и у = 1, которые сохраняются до такта 1 = ММ с начала обработки данных х; в...

Номер патента: 1619299

Опубликовано: 07.01.1991

Авторы: Каневский, Корчев, Поваренко, Филимонов

МПК: G06F 15/332

Метки: вычисления, двумерного, дискретного, преобразования, фурье

...олей значения И ц Я, соответственно. На вьходах умцожцтелей 20.1 и20,2 значения У ," и У, И соотнетст,о 2 овенно. На выходах сумматопов 22.1и 22,2 значения УИи УМэ+ УттэОО 2соответственно. В регистрах 23.1.1,23,1,2, 23,1,3, 23,1,4 значения Уо 4,У 1 т., УЫ, УЫэ соответственно. Во 2регистре 23.2,1 значение У Уэ + УоИэ.Тринадцатый такт. На входе 16 нулевое значение. Состояние триггеров17,1-17.3 соотнетстнует предыдущему2такту. На входе значение Уэ, В регистрах 19.1.2, 19.1,2, 19.1.3, 19.1.4значения У, У, У , У э соответственно. В регистрах 19.2.1, 19.2.2,19.2,3 значения У , У У соотнетст 2 2венно. На входах 21.1 ц 21,2 умножителей значения Ы эи У з соответственно. На выходах умножителей 20.1 и10 2020.2 значения У и У Исоответст 2венно. На...

Номер патента: 1619300

Опубликовано: 07.01.1991

Авторы: Корчев, Поваренко

МПК: G06F 15/332

Метки: быстрого, вычисления, преобразования, фурье

...диаграммах показан результат У4 (где- номер итерации, 1 - номер операнда), записываемый в соответствующих блоках 5-10 памяти.Первый таку (фиг.4). На первом входе А арифметического блока 3 значение Хо, на втором - Хб, На выходе блока 3 значение У на входах весового коэффициента блока 3 установлено значение соответствующего поворачивающего множителя, которое поступает с соответствующих выходов блока 11 постоянной памяти.Второй такт (фиг,5). На входах А и В арифметического блока не меняется.Значение У, записано в первый регистр блока 9 памяти,Третий такт (фиг,6). На входах А и В блока 3 значения Х и Х соотственно. Записьинформации йроисхсдит последовательно в блок 9 памяти. На входах весового коэффициента блока 3 следующее значение...

Номер патента: 1619301

Опубликовано: 07.01.1991

Авторы: Руденко, Товстюк, Шимко

МПК: G06F 15/332

Метки: адресов, быстрого, выполнении, преобразования, формирования, фурье

...Лог.О", Этим заканчивается режим ввода данных.Уровнем "Лог.1" с выхода первого разряда счетчика 1 итераций к входу К-го мультиплексора 31 подключен его вход, соединенный с входом устройства, а уровнем "Лог.О" с выходов остальных разрядов счетчика 1 итераций к выходам мультиплексоров 3-31, подключены их входы, соединенные с выходами предыдущих триггеров 4 к, ;41-4,.Таким образом, выход К-го триг-, гера 4являетсявьгходом первого разряда. адреса, выход первого триггера 4- выходом второго разряда адреса, а выход (К)-го триггера 4- выходом К-го разряда адреса.3Такой порядок следования разрядов адреса соответствует режиму адресации при выполнении первой итерации БПФ. После того, как на вход устрой-. ства поступают еще 2 входных...

Номер патента: 1621043

Опубликовано: 15.01.1991

Авторы: Кухарев, Новоселов, Тропченко

МПК: G06F 15/332

Метки: вычисления, дискретного, преобразования, процессор, систолический, фурье, четырехточечного

...блока "01", а второго блока - "00". Таким образом, входной операнд хо во втором блоке, проходя через коммутатор 26 (управляющие сигналы "00") умножается на +1, в первом блоке во втором такте происходит сложение входного операнда х с накопленным х и запись хо + х в регистр "5. В третьем такте (фиг.5) включается в работу третий блок 3, при этом с учетом задержки счетного импульса состояние счетчиков первого, второго и третьего вычислительных блоков "10" "01", "00. В этомА 2такте в цером блоке 2 в регистре 15 зацисыается сумма (х о + х+ + х ), о втором блоке 3 входной операнд х, проходя через коммутатор (управляющие сигналы 01) умножается на "1, складивается с х и результат записывается в регистр 15, в третьем блоке 2 в этом такте...

Номер патента: 1628065

Опубликовано: 15.02.1991

Авторы: Арро, Смолянский, Трумп

МПК: G06F 15/332

Метки: выполнения, дискретного, преобразования, фурье

...портчтения ВВ блока 2 старшая половинаоперанда Х 13 с адреса 5 и подаются навходы ЛБ 4. В то же время с вьходаАБ 4 считывается старшая половина результата операции сложения операндовХ и Х 11 и записывается через портзаписи ЫР в блок 2 по адресу 16. Одновременно с выхода 10 БУ 6 на АБ 4подаются сигналы приема и передачии код операции вычитания.В семнадцатом такте по адресу свыхода 7 БУ 6 считывается операнд Х 5,который записывается через порт запи,си ЫР в блок 2 по адресу 8, по сигналу с выхода 9 БУ 6. В то же время посигналу с вьгхода 9 БУ 6 ситывается162806 через порт чтения ВА блок;, 2 младшая половш.а опеландг ХЗ с адреса 4 и через порт чтения КВ блока 2 младшая половина операнда Х 13 с адреса 5 и подаются на входы АБ 4, с выхода ко...

Номер патента: 1631555

Опубликовано: 28.02.1991

Авторы: Бочков, Гаджала, Козлюк, Сохнич

МПК: G06F 15/332

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...32-35 устройства поступают выходные операнды с выходов соответственно сумматора 30 умножителя 11, сумматора 4 и умножи" теля 12 через вход коммутатора 17.Кроме того на входах регистров 18-21по аналогии с описанным формируютсяпромежуточные операнды для данных,поступивших на входы 23-28 устройст 5ва на втором такте.По приходу третьего тактовогоимпульса на вход 31 устройства навыходы 32-35 устройства передаютсярезультаты выполнения базовой операции по фиг.З, в первый - четвертыйрегистры 18-21 записываются промежуточные результаты, а на входы 23-29подаются очередные значения входныхоперандов для базовой операции пофиг.З.Таким образом, выполнение необходимого числа указанных базовыхопераций производится по описаннойсхеме,20На последнем...

Номер патента: 1631556

Опубликовано: 28.02.1991

Авторы: Бочков, Козлюк, Сохнич

МПК: G06F 15/332

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...операнда на множитель а в соответствии со структурой базовой операции фиг.З. Таким образом, к концу второго такта работы устройства на выходах сумматора 13 и вычитателя 15 формируются соответственно мнимая и вещественная части результата выполнения базовой операции фиг,З, которые поступают на выходы 34 и 35 устройства, а на входы регистров 19 - 22 подаются промежуточные результаты выполнения базовой операции,По положительному перепаду очередного тактового импульса на входы 24,25,27 и 28 устройства поступают новые значения исходных операндов базовой операции фиг.З, в регистры 19 - 22 заносятся промежуточные результаты базовой операции, а с выходов 34 и 35 устройства считываются резул ьтаты вычислений.30 По приходу последующих тактовых...

Номер патента: 1633423

Опубликовано: 07.03.1991

Авторы: Василевич, Коляда, Ревинский, Чернявский

МПК: G06F 15/332

Метки: вычисления, дискретного, модулярной, преобразования, системе, счисления, фурье

...40 устройства. Этим же сигналом в регистр 24.0 заносится величина 1 А(1) Яс умножителя 31.0 На (1+5)-м такте на вход разрешения выдачи числа регистров 25.р поступает сигнал Г 11=0 с входа 44 устройства, По этому сигналу число А,(0)Япоступает на первые входы сумматоров ЗО.р, где оно складывается с числом 1 А(1) Я(для сумматора 30.0) и с числом А Л(г(для сумматора 30.г). Сумма заносится в регистр 26.р по сигналу Г 8=0, поступающему на вход разрешения записи этого регистра в данном такте с входа 41 устройства. Далее на (+3+21 ) -м такте (1=2, 3, , (А - 1/2) осуществляется суммирование содержимого регистра 26.0 с числом А (1) =Я) поступающим из регистра 24.0. При этом на входы разрешения выдачи регистров 26.р поступают на (Т+3+21).х тактах с...

Номер патента: 1633425

Опубликовано: 07.03.1991

Авторы: Каневский, Клименко, Логинова, Сергиенко

МПК: G06F 15/332

Метки: быстрого, преобразования, фурье

...анализирует порядки К и К и иод его управлением мультиплексор 16 порядка ио сигналу 63 пропускает минимальный из порядков К=минК,К ) на адресный вход б.пока 18 памяти констант, считанный из него коэффициент 2" - 16 записывается в ре.истр 8 коэффициентов. При этом порядок К ранен числу разрядов, на которое необходимо сдвинуть влево А и Ато для их нормализации,В третий регистр блока 1 регистровой памяти из блока 4 записывается поправка -)=О". В пятом такте из нулевого регистра блока 1 регистровой памяти через блок 4 и ключ 5 н регистр 7 числа поступает Хо=А. В шестом такте из первого регистра блока 1 регистровой памяти через блок 4 и ключ 5 в регистр 7 поступает Уо=А . В умножителе 9 происходит умножение Ло 2 г, результат которого...

Номер патента: 1633426

Опубликовано: 07.03.1991

Авторы: Анищенко, Стальной, Шуцко

МПК: G06F 15/332

Метки: быстрого, преобразования, процессор, фурье

...обрабатывать три комплексных числа, выполняя базовуюФормула изобретения 40 45 50 55 операцию вычисления БПФ с прореживани. ем по частоте. С выходов 52 - 55 арифметического блока 42 результаты вычислений в виде комплексных чисел А и В последовательным кодом соответственно записываются в регистры 46 - 49, причем в регистры 46 и 49 записываются реальные части, а в регистры 47 и 48 - мнимые. Количество тактовых импульсов, необходимых для записи чисел А и В, равно разрядности этих чисел,С приходом с выхода 10 блока 7 сигнала записи эти числа записываются поочередно в блок 9 памяти, число В за 1 исывается по адресу (В+Ь 1), затем число А - по адресу (А+а 1). Затем с выхода 14 блока 7 поступает сигнал установки нуля и через элемент ИЛИ...

Номер патента: 1635195

Опубликовано: 15.03.1991

Авторы: Белоус, Бондарь, Гриневич, Демидов, Подрубный, Седухин, Семашко

МПК: G06F 15/332

Метки: дискретного, преобразования, процессор, фурье

...вычислений элемен ты вектора С 0, (и,) = (1, Я Я Ьр ) р вр ее ф Я, ), причем ца вход 10 подаетсяо первый элемент Ы, = 1, на вход 10 5 второй элемент Я, и т.д. Каждый элемент 9 группы 8 (фиг.3)10 15 20 25 30 35 10 45 50 55 реализует следующие Функции:0)вых = (й) вх р2 рых (= 2 вхвьх= ьхвх + 2 вк причем элементы Увх поступают на вход 24 и ца регистр 28 элемента, элемент (0 в - ца вход 25 и на регистр 27, элемент 2 вх - ца вход 2 б и на регистр 29.С выходов 32, 33 и 34 выдаются соответственно элементы Увыхр СЗ р 2 врхвьор т;игвйцй ) стопбец тй = О, и -7) промежуточной матрицы 2(п,п ) потактнопоступает ца информационный вход первого регистра 7 и ца входы группы 8,цачи):ая с 2, -го элемента. Проходя через строки элементов 9 группы 8,...

Номер патента: 1640709

Опубликовано: 07.04.1991

Авторы: Игнатьева, Редькин

МПК: G06F 15/332

Метки: быстрого, выполнения, преобразования, фурье

...6.1-6.8.Очередные разряды операндов поступают при этом на соответствующие входы арифметического блока 8 и далее навходы умножителя 9 и блока 10 задержки.,Разряды соответствующего операнда с выхода блока 10 задержки поступают на пеРвые входы вычислителя 11и сумматора 12, на вторые входы кдторых поступают одноименные разрядыпроизведения операндов с выхода умножителя 9,Задержанные на 1 тактов одноименные разряды результатов с выходов вычитателя 11 и сумматора 12 поступают соответственно на первый и второй информационные входы блока 6 и фиксируются в регистрах 6.1-6.8. 11 осле выдачи Е+и тактовых импульсов с выхода генератора 4 на тактовый вход счетчика 3 сигнал с выхода последнего запрещает работу генератора 4 и переключает блок 6 в режим...

Номер патента: 1640710

Опубликовано: 07.04.1991

Автор: Берендс

МПК: G06F 15/332, G06F 15/353

Метки: дискретного, основе, преобразования, фильтрации, фурье, цифровой

...-тора 1,Таким образом, в ячейках блоков8"11 памяти записаны корректирующиемножители, соответствующие одной частоте из всего диапазона анализируемых 15частот. Для определения корректирующих множителей для остальных дискретных значений частот из анализируе- .мого диапазона, необходимо провестимногократные вычисления спектральных 20составляющих тестового сигнала в соответствии с описанным режимом работы устройства, с тем отличием, чтовновь вычисленные корректирующие множители будут записаны в ячейки бло, ков 8-11 с адресами, которые вырабатываются счетчиком 41 адресов. Приэтом синхронно с изменением адресаячеек блоков 8-11 памяти изменяетсявеличина управляющего напряжения,формируемого преобразователем 42 для изменения частоты...

Номер патента: 1644158

Опубликовано: 23.04.1991

Авторы: Каневский, Коноплицкий, Корчев, Лозинский

МПК: G06F 15/332

Метки: быстрого, вычисления, преобразования, фурье

...такт, Вх 1=Х 1(0) (индекс 1 значит отсчет следующего периода); регистры 13.1-13.4 сохраняют значения предыдущего такта, Дш 4=иО": Дм 6=иО";Тр=12,2=иО";См 14,2=Х(0): См 15,2=Х(0): См 14.1=Х(2)-Х(3);Рг 16.2=Х(0) - Х(1): См 15.1=Х(0) - ,Х(1)+Х(2) - Х(3): Р г 16,1=Х(0)+Х(1)+Х(2)+Х(3),Начиная с шестого такта, работа первой группы модулей происходит по описанному выше алгоритму. Управляющие сигналы на сумматоры 14.1, 14,2,15,1 и 15,2 поступают в соответствии с матрицей А.С выхода регистра 16,1 значения поступают на первый вход умножителя 38. на второй вход которого приходят значения с ПЗУ 37. С выхода умножителя 38 умноженные значения поступают на первый информационный вход модуля 21.1,Работа второй группы модулей 21,М(1=1,...

Номер патента: 1645966

Опубликовано: 30.04.1991

Авторы: Вариченко, Дробенко, Кодров

МПК: G06F 15/332

Метки: вычисления, галуа, преобразования, фурье

...М=Р2 -1. СумматРор 5 Р-разрядных чисел по модулю М=2 -1 состоит из обычного сумматора Р-разрядных чисел и Р- разрядного сумматора, служащего для коррекции результата суммирования по модулю М, В результате суммирования получаем спектральный коэффициент Б(Р). Следующий (Р)-й или снова первый тактовый импульс приводит к появлению уровня " 1" на первом выходесдвигового регистра 8, включению йБ- триггера 6, соединению вторых инфор" мационных входов коммутаторов 3 с их выходами, записи первого отсчета новой входной последовательности в первьо 1 регистр первой группы регистров 1 и записи результатов умножения предыдущего такта во вторую группурегистров 2, С выходов второй группырегистров 2 через коммутаторы 3 результаты первого умножения снова...

Номер патента: 1645967

Опубликовано: 30.04.1991

Авторы: Каневский, Коноплицкий, Корчев

МПК: G06F 15/332

Метки: вычисления, дискретного, преобразования, фурье

...к первым тактовым входамвсех вычислительных модулей, каждый изкоторых содержит первый умножитель,первый сумматор и первый, второй итретий. регистры, тактовые входы которых подключены к первому тактовомувходу вычислительного модуля, о т л ич а ю щ е е с я тем, что, с цельюрасширения Аункциональньсх воэможностей за счет вычисления двумерного пре 1645 с 67и 1 с к.чику на его управаяюпел 1 входеприсутствует "0", на выходе ЗЗ - " 1"4-й такт, Значение А(22) заносится в регистр 8, 1, а значение А(21)в регистр 8,2, на выходе блока О,имеется значение 1(О), на выходеблока 10,2 - с(1), на выходе триггера 24,2 - "1", которая разрешаетсуммировать сумматору 11,2 по обоимвходам, на выходе триггера 24.111 111 , на выходе сумматора 1 1, 1У...

Номер патента: 1656562

Опубликовано: 15.06.1991

Автор: Кочетов

МПК: G06G 7/19

Метки: коэффициентов, фурье

...по входам запоминающих элементов групп 7 и 8 соответственно, После суммирования запомненных сигналов навыходах сумматоров 9 и 10 в конце а-готакта квантования формируются сигналы,значения котооых равны искомым коэффициентам Фурье а и Ьп анализируемого сигнала ):1 2 псап= - 3 Я(с)созТс 3 с=т=тХ 5 1 со1 2 лпс- "-1)- Я (с) зп1 2 йпсТ, Т-- зи . О с .1 2 лпст,Выходные сигналы сумматоров 9 и 10поступают на входы логометра 11 для непосредственного предьявления результата измерения сдвига фазы уЪ = агссд(ЬП)а) пошкале тангенсов этого логометра 11, чтообеспечивает высокое быстродействие устройства.При достижении переключателями 19 и20 (а+1)-го положения осуществляется обнуление запоминающих элементов групп 7и 8, устройство приходит в...

Номер патента: 1661790

Опубликовано: 07.07.1991

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 17/14

Метки: вычисления, двухмерного, преобразования, фурье

...значение У 2(О)=Х 2 з, На пер(о)вом такте на вход 274 подается элемент . Х 21, в процессорном элементе 3023 на выходе сумматора 54 формируется значение У ) (О) = У ) (О) в)ч 2,о + Х 21, На втором такте на вход 275 подается элемент Х 2 о, процессорный элемент 301 з на выходе сумматора 54 формирует значение Утт) 10) = Ут) 10)оэчэ,о 4 хэоНа третьем такте на выходе сумматора 40 процессорного элемента 29 зз формируется значение У об = 0 вм,о + У (О), На12) четвертом такте на выходе сумматора 40 процессорного элемента 29 з 2 формируется эначениеУЦ =(ф оэгго ч. У0, на пятом такте на выходе сумматора 40 процессорного элемента 29 з 2 формируется значение Усо=уэ 1 =Уц гонг,о+УЯ) 10), которое подается на выход 31 з.Аналогично вычислению...

Номер патента: 1667101

Опубликовано: 30.07.1991

Авторы: Магрупов, Поваренкин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...счетчиков соответственно 45, 46 и 43сигналов с их выходов переноса и с входаблока 3 управления. Таким образом, в дан45 совместно с сигналами с информационноговыхода счетчика 44 используются для управ-.ления формирователем 5 (фиг,1),Арифметический блок 1 обеспечивает вычисление коэффициентов Фурье по базовым формулам алгоритма БПФ: 50 ЯеА = ЯеА+ (ЯеВ- ЯеЯ - пВ-пдй),(1) пА= вА+(ЯеВ пдЯ+ п ВЯеВ),(2) ЯеВ = ЯеА;- (ЯеВ,- ЯеИ/ - ЬВ-дВ),(3) пВ = ЬА- - (ЯеВ 1- пдЯ+ ЬВ- ЯеЧ/,(4)55 ной реализации блока 3 внешнее управляющее устройство имеет возможность установить все счетчики блока 3 в исходноесостояние, подав сигнал логической "1" науправляющий вход процессора, т,е. на вход 5блока 3 управления.Сигналы с выходов 501 и 502 регистра...

Номер патента: 1672468

Опубликовано: 23.08.1991

Авторы: Карташевич, Приходько, Фомин

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, фурье

...памяти заносится значение мнимой части второй точки элементарного преобразования 12 = 1 , В -(К А вдпЯС + 1 А совЯТ).В четвертом такте в сумматор-вычитатель 9 через его первый вход из регистра 7 заносится значение К В через второй вход в сумматор-вычитатель 9 заносится содержимое накапливающего сумматора 5, сумматор-вычитатель производит операцию сложения и в первый блок 1 оперативной памяти, записывается значение действительной части Кр 1 = КВ + (К А совЯ1 А вдпЯТ), затеи из второго блока 2 оперативной памяти считывается значение мнимой части операнда 1, В и через первый вход коммутатора 10 заносится в регистр 7, с выхода умножителя 4 значение 1 А сов Ие, полученное в предыдущем такте, заносится в накапливающий сумматор 5. Из...

Номер патента: 1672469

Опубликовано: 23.08.1991

Авторы: Карташевич, Приходько, Фомин

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, фурье

...поступают импульсы с третьеговыхода счетчика 14, на первый входкоммутатора 14 поступают импульсы свторого выхода счетчика 14, на выходе элемента 18 и коммутатора 19 формируются коды адреса для записи исчитывания блока памяти 8. Импульсыс второго вьхода счетчика 14 поступают на второй выход У блока синхронизации и являются импульсами считывания из блока памяти 8. С первого 516/24696считывается значение действительнойчасти третьего операнда Ке 3.0 и заносится в первую ячейку блока памяти8 по импульсу на втором выходеблока синхронизации /. Вместе с этимиз четвертой ячейки блока памяти 8считывается значение мнимой частивторого операнда 1 т 2,0 и по импульсу на первом выходе У блока синхронизации / заносится в сумматор-вычитатель 9...

Номер патента: 1679501

Опубликовано: 23.09.1991

Авторы: Бажанов, Бархоткин, Кузнецов, Сазонов

МПК: G06F 17/14

Метки: выполнения, дискретного, преобразования, фурье

...косинусной исинусной составляющими гармоники разложения сигнала в ряд Фурье. Эти сигналыпоступают на выходы 24 и 25 устройства имогут быть использованы внешними потребителями,На втором этапе вычислений определяется комплексная амплитуда 1 - й гармоники сигнала в соответствии с (2), На этом этапе работа устройства происходит следующим образом,Коммутатор 11 устанавливается в состояние, обеспечивающее прохождение сигнала с выхода источника 12 опорного напряжения на вход блока 13 управляемой инверсии, Выход коммутатора 22 отключается с помощью сигнала запрета. поступающего с выхода узла 7 на его управляющий вход. Коммутатор 23 устанавливается в состояние, обеспечивающее прохождение сигнала с блока 17 выборки на аналоговый вход...

Номер патента: 1691853

Опубликовано: 15.11.1991

Авторы: Дмитриев, Морозевич, Трибуховский, Федосенко

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...чем операнды остальных пар. Это используется при входе в циклический участок алгоритма, когда время на обработку нулевой пары уменьшено до трех 55 тактов.,"А 2" (столбец 018 табл, 4) - адресныйвход мультиплексора 12 (А 2 = О, к второйгруппе входов блока 8 сравнения подключены выходы счетчика 3, А 2 = 1 - выходы счет 25 чика 4);Ф- пустая микрокоманда,Алгоритм формирования адресов следу ющий:1. Выполняются микрокомэнды с адреЗО сами О и 1 (десятичный эквивалент двоичного адреса), В этих микрокомандахосуществляется сброс счетчиков 2 - 4 (сигналы "Сброс СТ 1", "Сброс СТ 2", "Сброс СТЗ"),чем устройство подготавливается к работе,35 2, Выполняется циклический участокмикропрограммы с адресами 2, 3, чем осуществляется программирование...

Номер патента: 1695322

Опубликовано: 30.11.1991

Авторы: Белинский, Калинников

МПК: G06F 17/14

Метки: вычислений, динамических, коэффициентов, модулей, разверток, стационарных, участков, фурье

...узле 14 вычисляется значениеу = вод Ар+1(в) - Ар(в)которое либо добавляется к числу О, либо вычитается из числа О, т.е У = О+у, если Ар+1(вАр(в) О - у, если Ар+1(в)Ар(в) де О - накапливаемое приращение, причем начальное значение О равно нулю. Признаки для знака алгебраического сложения в узле 14 подаются с выходов схемы б сравнения на управляющие входы узла 14.Величина У записывается в регистр 13 по модулю, т.е, без знака и принимает зна 10 15 20 25 30 35 40 50 55 чение нового числа О, При этом если есть признак на входе обнуления регистра 13, то происходит сброс данного в регистре 13, т.е, он обнуляется.Значение Ар+1(в) поступает на вход схемы сравнения 8 и сравнивается в ней с числами К и ( В результате коммутатором 15 выбирается...

Номер патента: 1697085

Опубликовано: 07.12.1991

Авторы: Гнилицкий, Каневский, Клименко, Корчев, Поваренко, Ярцун

МПК: G06F 15/332

Метки: быстрого, вычисления, преобразования, фурье

...алгоритму. Сблока 11,1.2 постоянной памяти поступаеткоэффициент ЧЧбаО, С выхода умножителя14,1.2 снимаются результаты второй итерации алгоритма БПФ.Вторая, третья и четвертая группы устройства работают аналогично первойгруппе, последовательность смены управляющих сигналов на этих группах такая же, 20как и на первой группе, Отличие для второйгруппы заключается в том, что на вход второй группы поступают отсчеты Х/1, Х/5,Х/9, Х/13, Х/18, Х/21, Х/25, Х/29, Х/33,Х/37, Х/41, Х/45, Х/49, Х/53, Х/57, Х/61, с 25выхода блока 11.2.1 постоянной памяти последовательно поступают коэффициенты1/ЧбаО, ЧЧбаО, ЧЧбаО, ЧЧба 01 ЧЧба 1, ЧЧба 5, ЧЧба 9,ЧЧба 13, В/ба 2, В/ба 10; В/ба 18, ЧЧба 26, В/ба 3,В/ба 15, ЧЧба 27, В/ба 39, с выхода блока 11,2,2...

Номер патента: 1697086

Опубликовано: 07.12.1991

Авторы: Дыкун, Захарко, Мельник

МПК: G06F 17/14

Метки: быстрого, вычисления, преобразования, фурье

...от кода операции, поступающего на соответствующий вход устройства и указывающего на размерность преобразования памяти 9 и памяти 14 в зависимости от кода адреса, поступающего со счетчика 22, формируется соответствующее размерности значение тригонометрических коэффициентов и управляющих сигналов. При этом, если размерность преобразования меньше, в обработке задействованы не все блоки,Блоки, не задействованные в обработке, но через которые проходит информация, работают следующим образом. На комплексный) умножитель 8 с выхода памяти 9 коэффициентов поступает значение коэфФициента, равное "1", т.е. умножитель выполняет умножениена "1". На арифметические устройства с первого и второго выходов памяти 14 поступает код опе. рации,...

Номер патента: 1721610

Опубликовано: 23.03.1992

Авторы: Каневский, Коноплицкий, Корчев, Лозинский

МПК: G06F 15/332

Метки: быстрого, вычисления, преобразования, фурье

...(52с), 28с (54 ,с), 27с (55.М), ЗО.И (56.И) выход К-го (К = 1,А) регистра соединен.с входом (1+1)-го регистра, вход и выход группы проходных регистров 29. (52.) соединены соответственно с первыми входами первого 25. (57,) и второго 26. (58,) коммутаторов, вторые входы которых соединены с выходами первой 27. (55.) и второй 28. (54,) групп буферных регистров соответственно, входы которых соединены с выходами первого 25, (57.) и второго 26. (58.) коммутаторов соответственно, выходы которых соединены с входами сумматора 23, (59,), выход которого соединен с первым входом сумматора 22, (53,) результата, выход которого (за исключением 21 1-го (36.1-го) модуля) соединен с входом третьей группы буферных регистров 30. (56.), синхровходы которых,...

Номер патента: 1725228

Опубликовано: 07.04.1992

Авторы: Каневский, Клименко, Лозинский, Сергиенко

МПК: G06F 15/332

Метки: вычисления, дискретного, преобразования, фурье

...и 2.4 поступают ВеЮ . ВеЮг, ВеЧЧЯеЧЧд. На выходах сумматоров 1,4 и 4.2 формируется ВеХ(4) и ВеХ(6). 5,2, На вторыевходы умножителей 2,1, 2.2, 2.3. 2,4 поступают 1 вЧЧО, 1 гпМР. 1 гпМР, гпту. На выходахсумматоров 4,1 и 4.2 формируется 1 гпХ(4),1 гпХ(6),5.3. На вторые входы умножителей 2.1,2,2, 2.3, 2.4 поступают ВеЧЧ, ВеЮ/, КеЧР,З 10ВеЧЧО. На выходах сумматоров 4.1 и 4.2 формируются ЯеХ(5), ЯеХ(8). На второй управляющий вход устройства подается м 1",5.4. На вторые входы умножителей 2.12,2, 2,3 и 2.4 поступают 1 гпЯ, пЮЧ, гпЮГ3 1 Ои АЯЧЧО.Шестой такт. 6.1. В регистры 5.1 и 5.2принимаются Х(5) и Х(4) соответственно.Триггер 7.2 устанавливается в единичноесостояние. На вторые входы умножителей6 о2.1, 2.2, 2.3 и 2,4 поступают ВеЮ, ВеЮ/ .ВеЧЧ,...

Номер патента: 1727131

Опубликовано: 15.04.1992

Автор: Тимченко

МПК: G06F 15/332

Метки: вычисления, дискретного, преобразования, фурье

...15 генерирует непрерывную последовательность импульсов (см. фиг, 2,а) с частотой, кратнойчастоте дискретизации Тд входного сигнала в формате линейной дельта-модуляции, 1=-рТд . Импульсы (см, фиг. 2,а) поступают на счетчик 18 с коэффициентом пересчета р. Импульсы с выхода переноса счетчика 18 с частотой, равной частоте дискретизации Тд (см. фиг. 2,б) поступают на тактовые входы модулятора 2 линейной дельта-модуляции и регистра 3 сдвига. Модулятор 2 преобразует поступающий с информационного входа 1 входной аналоговый сигнал х(1 в дельте-кодовую последовательность (4 ), 1 0 (см, фиг. 2, в), которая по импульсам (см. фиг, 2,б) записывается и сдвигается в регистре 3 сдвига. Импульсы (см,фигг 2,а) с выхода тактового генератора 15 поступают...