Процессорный элемент устройства для быстрого преобразования фурье

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 716 4 С 06 Р 15/33 С"з,р сч у.,у"БНЫ/й; ра:Ъ и ИЕ ИЗОБРЕТЕН О ьн ьство СССР5/332, 1984.тво СССР5/332, 1980. ГОСУДАРСТВЕННЮ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСКОМУ СВИДЕТЕЛ(56) Авторское свидетелУ 1078433, кл. С 06 РАвторское свидетельВ 1098004, кл. С 06 Г 4) ПРОЦЕССОРНЫЙ ЭЛЕМЕНТ УСТРОЙСТВАДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ 7) Изобретение относится к области ычислительной техники и может быть использовано в аппаратуре, решающей задачи спектральной обработки сигналов в реал ом масштабе времени, Цель изобретения - увеличение быстродействия. Поставленная цель достигается за счет того, что процессорный элемент устройства для быстрого преобразования Фурье содержит четыре входных регистра, два регистра. коэффициента, четыре умножителя, шесть регистров, восемь коммутаторов, шесть сумматоров, четыре выходных регистра, а также за счет соответствующих связей между узлами устройства. 112Изобретение относится к вычислительной технике и может быть использовано в аппаратуре, решающей задачиспектральной обработки сигналов в .реальном масштабе времени,Цель изобретения - увеличениебыстродействия устройства.На чертеже представлена функциональная схема устройства.Процессорный элемент содержитвходные регистры 1-4, регистры 5 иб коэффициента, коммутаторы 7-10,умножители 11-14, регистры 15-20,сумматоры 21 и 22, коммутаторы,2326, сумматоры 22-30, выходные регистры 31-34.Устройство реализует алгоритмбыстрого преобразования Фурье (БПФ)с прореживанием по времени последовательности взвешенных входных отсчетов. Базовая операция указанного алгоритма описывается следующимивыражениямитА,.Ц) А, (1) +А; (1 с) 11А. (1 с) А,. (д) - А; Ос) Й= Ке Ю - 1 1 шЫ- значение тригонометрическогокоэффициента,Р - показатель, значение которогозависит от номера интерациии номера первого операнда 1, Ке А. (1 ) =Ке А, (1 )+Ке (КП) , 1 ш А, (1 ) =1 ш А; (1 ) +1 ш КП); Ке А.Ь) =Ке А; (1) -Ке (КП), 1 ш А; (1 с) =1 та А; (1 ) -1 ш (КП);(3) 10 Взвешивание, т.е. умножение навзвешиваемую функцию "окна", производится на первой итерации, при этомзначения входных отсчетовХ(п) =Ке Х(п)+1 1 ш Х(п), п=О,Я15умножаются на взвешивающую функциюС(п), значения которой могут хра ниться в ПЗУ. Полученный результатА (и) =Ке Х(п) С(п)+д 1 ш Х(п) С(п) ==Ке А,(п)+ 1 шА (и) подвергается спектральной обработке по алгоритму БПФ. Так как на первой итерации в алгоритме с прореживанием по времени значение Р для любой пары операндов равно нулю, У=1, то выражения (1) в первой итерации принимают вид З 2 А (3) Ао(З) + Ао Ь) 1 Ао(З) Ао (1 с)(б) Ке А, Ос) = Ке Х(1) С(1) - Ке Х(1 с) СЬ);1 шА,(1 с) = 1 шХ(1) С(д) -1 шХЬ) СОс)Эти выражения с точностью до знаков операций совпадают с соответствующими выражениями, стоящими в квадратных скобках указанных формул, и, следовательно, произведения могут быть получены на тех же умножителях, а знаки арифметических операций совпадают со знаками арифметических опе- раттий соответствующих выражений, которые выполняются на четырех сумматорах одновременно, Следователь12887 но, получить произведения для выражений (5) на умножителях 11-14 можно, подав эти значения на сумматоры 27-30, получить результат первойитерации, совмещенной с операцией 5взвешивания без перестройки режимовработы сумматоров. На основании изложенного устройство работает следующим образом. 10В первой итерации на первые адресные входы всех коммутаторов поступает сигнал П, .дающий разрешениена их первые входы, на вторые адресные входы одновременно поступает инверсный сигнал Э,При подаче на тактовые входы первых шести регистров 1-6 сигнала Р 1в регистры 1-6 записаны соответственно действительная и мнимая части 20первого и второго операндов и соответствующие им два коэффициента взвешивающей функции 11 окна 1Так как первый и второй операнды, независимоот того каков порядок следования 25входных отсчетов - прямой или двоично-инверсный - отстоят один отдругого по номерам на М/2, то и коэффициенты "окна" первый и второйтакже отстоят на М 2 номеров, где 30М - длина обрабатываемой входнойпоследовательности, Таким образом,на входы умножителей 11-14 поступают соответственно следующие парысомножителей Ке Х(1) и С Ц ), Ке Х Ь)и С(1 с), ЕвХ(1) и С(1), Ев ХЬ) иСЬ) . Импульсом Р 2, сдвинутым относительно Р 1 на длительность такта умножения, результат произведения сумножителей 11-14 записывается в регистры 15-18, одновременно в этойитерации, как и во всех последующих,в регистры 19-20 переписывается содержимое регистров 1-2, которое впервой итерации не используется, но 45позволяет ввести одинаковое управление во всех итерациях. Сумматоры21 и 22 производят операции, но результат с них никуда не поступает,так как вторые входы коммутаторов 5023-26 заблокированы, как и для содержимого регистров 19 и 20. Регистры1-6 свободны для принятия новой информации, и следующим импульсом Р 1производитс запись в них следующей 55пары операндов и коэффициентоввзвешивающей функции. Одновременноинформация с промежуточных регистров 15-18 через входы коммутаторов 16 423-26 поступает на сумматоры 27-30,с помощью которых происходит формирование выходного результата в соответствии с выражениями (5), при 1чем первые два сумматора 27 и 28 работают в режиме суммирования, вторые29 и 30 - в режиме вычитания,Полученные результаты записываются в регистры 31 - 34 по сигналу РЗ,задержанному относительно Р 2 на длительность, равную двум тактам сложения: Е - сумматоры 21 и 22, 11 сумматоры 27 - 30, Для органиэации синхронной работы процессорного элемента (ПЭ) запись информации во все регистры: входные, промежуточные ивыходные, должна производиться одновременно, поэтому из двух длительностей -"умножения" и "сложения", выбирается наибольшая и с этим тактом работает ПЭ, Таким образом, сигналыР 1, Р 2, РЗ одинаковые, имеют толькоразличную первоначальную задержку.При записи информации в регистры 3134 в регистры 15-20 производится запись информации с умножителей 11-14(результат произведений второй парыоперандов на вторые коэффициенты функции "окна"), а на регистры 1-6 происходит запись следующих пар операндов и коэффициентов функции окна После выполнения первой интерации сигналы 0 и 0 изменяют свое значение на инверсное, при этом открытым получается второй вход всех коммутаторов. По сигналу Р 1 через коммутаторы 7 и 8 в регистры 5-6 записываются значения соответственно действительной и мнимой частей тригонометрического коэффициента, а в регистры 1-4 - соответственно пара операндов в соответствии с реализуемым графом алгоритма БПФ, Затем на умножителях 11-14 вычисляются соответствующие произведения Ев АЬ) Ев М; Ке А(1) ф хКе Ы; Ке А (1 с) Ев И , ЕвА(к)Ке Ъ 7,. которые по сигналу Р 2 .записываются в регистры 15-18, а в регистры 19- 20 записываются соответственно Ке АЦ) и Ев А(1 ) . Далее частичные произведения поступают на сумматоры 21 и 22, на которых вычисляются окончательные значения комплексного произведения, причем сумматор 21 работает в режиме сложения, сумматор 22 - в режиме вычитания. Результат суммирования Ке (КП) и Ев (КП) (формулы 2 и 3) поступает через входы коммутаторов128871 б 10 45 50 55 24-26 на соответствующие входы сумматоров 27-30, на другие входы которых поступает через входы коммутаторов 23 и 25 содержимое регистров 19и 20. Результат с сумматоров 27 - 30по сигналу ГЗ записывается в регистры 31-34. Такт работы во второй ивсех последующих итерациях точно такой же, как и в первой. Дальнейшаяобработка аналогична описанной. Формула изобретения Процессорный элемент устройства для быстрого преобразования Фурье, содержащий первый входной регистр, выход которого подключен к информа - ционному входу первого регистра и первому информационному входу первого коммутатора, выход которого подключен к первому входу первого умножителя, выход которого подключен к информационному входу второго регистра, выход которого подключен к первому входу первого сумматора, выходвторого входного регистра подключенк информационному входу третьего регистра и первому информационному входу второго коммутатора, выход которого подключен к первому входу второго умножителя, выход которого подключен к информационному входу четверто" го регистра, выход которого подключен к первому входу второго сумматора, выход третьего выходного регистра подключен к второму информационному входу второго коммутатора и первому входу третьего умножителя, выход которого подключен к информационному входу пятого регистра, выход которого подключен к второму входу первого сумматора, выход четвертого входного регистра подключен к второму информационному входу первого коммутатора и первому входу четвертого умножителя выход которого подключен к информационному входу шестого регистра, выход которого подключен к второму входу второго сумматора, вторые входы третьего, четвертого умножителей, подключены к выходу первого регистра коэффициента, информационный вход которого подключен к выходу третьего коммутатора, первый информационный вход которого является входом реальной части коэффициента устройства, входом мнимой части коэффициента которого является первый информационный вход четвертого коммутатора,выход которого подключен к информационному входу второго регистракоэффициента, выход которого подключен к вторым входам первого и второго умножителей, выходы третьего, чеъ.вертого, пятого и шестого сумматоровподключены к информационным входамсоответственно первого, второго,третьего и четвертого выходных регистров, выходы которых являются соответственно выходами реальной имнимой частей первого результата устройства и выходами реальной имнимой частей второго результата 15устройствавходами реальной и мнимой частей первого. операнда, реальной и мнимой частями второго операн"да которого являются информационныевходы соответственно первого, второго, третьего и четвертого входных ре-,гистров, тактовые входы которых соединены между собой и являются первымтактовым входом устройства, вторымтактовым входом которого являютсясоединенные между собой тактовые входы регистров с первого по шестой,тактовые входы выходных регистровс первого по четвертый соединены между собой и являются третьим тактовымвходом устройства, четвертым тактовым входом которого являются соединенные между собой первые адресныевходы коммутаторов с первого по четвертый, вторые адресные входы которых соединены между собой и являютсяпятым тактовым входом устройства,о т л и ч а ю щ и й с я тем, что,с целью увеличения быстродействия,в него введены пятый, шестой, седьмой и восьмой коммутаторы, выход первого регистра подключен к первому информационному входу пятого коммутатора, выход которого подключен к первым входам третьего и пятого сумматоров,выход пятого регистра подключен кпервому информационному входу шестого коммутатора, выход которого подключен к вторым входам третьего и пятого сумматоров, выход третьего регистра подключен к первому информационному входу седьмого коммутатора,выход которого подключен к первымвходам четвертого и шестого сумматоров, вторые входы которых подключенык выходу восьмого коммутатора, первыйинформационный вход которого подключен к выходу шестого регистра, выходы второго регистра, первого суммато12887 Составитель А.Барановедактор Н.Бобкова Техред Л.ОлейникКорректор Т.Кол писноеСР го комитета ний: и открыти аушская наб4/ играфическое предприятие, г. Ужгород,изводственн ктная ра четвертого регистра и второго сумматора подключены к вторым информационным входам соответственно пятого,шестого, седьмого и восьмого коммутаторов, первые адресные входы которыхсоединены между собой и подключены кчетвертому тактовому входу устройства, кпятому тактовому входу котороаказ 7810/48 Тираж 673 ВНИИПИ Государственн по делам изобрете 113035, Москва, Ж, 16 8го подключены соединенные между собой вторые адресные входы коммутато" ров с пятого по восьмой, а вторые информационные входы третьего и четвертого коммутаторов являются входами задания соответственно первой и второй половины весовой функции усевойства.