Патенты с меткой «двоично»

Номер патента: 809149

Опубликовано: 28.02.1981

Автор: Розов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, сме-шанных, чисел

...десятичных чисел.Преобразование осуществляется методом деления переводимого числа (а в дальнейшем остатков) без восстановления остатка на свой двоичный эквивалент при нахождении каждой двоично-десятичной тетрады, Под действием управляющего импульса из блока 4 считывается соответствующий эквивалент (в начале преобразования старший, т.е. гп=1), двоичный параллель ный код которого поступает на вход сумматора-вычитателя 5 и служит при нахождении данной тетрады делителем. Делимым же служит поступивший на другой вход сумматора-вычитателя 5 двоичный параллельный код входной информации (в дальнейшем делимым является предыдущий остаток). Блок 2 разрешает в первом такте преобразования вычитание делителя из делимого в...

Номер патента: 809153

Опубликовано: 28.02.1981

Авторы: Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе

МПК: G06F 5/02

Метки: двоично, двоичныхчисел, десятичные, преобразования

...где: 47 - код двоичного числа, подаваемого на информационную входную шину 5; 48 - логические уровни на шине 7 управления; 49 - логические уровни на шине 2 управления; 50 - логические уровни на выходе элемента ИЛИ 9;51,52,53,54 - соответственно, логические уровни на первом, втором, третьем и четвертом разрядных выходах сдвигового регистра 1; 55 - логические уровни на выходе элемента И 11; 56 - логические уровни на выходе элемента 15 задержки; 57 - логические уровни на выходе сумматора 6;58 - логические уровни на выходе элемента И 17; 59 - логические уровни на выходе элемента И 18; 60 - логические уровни на выходе элемента 20 задержки; 61 - логические уровни на выходе сумматора 21;62 - логические уровни на выходе элемента и И 22; 63 -...

Номер патента: 809566

Опубликовано: 28.02.1981

Авторы: Гольдфарб, Рытников, Сафин

МПК: H03K 13/24

Метки: двоично, десятичный, кода, комбинаторно-деся-тичного

...ноль которого объединен со входом записи кольцевого регистра и подключен к шине запуска.На чертеже приведена схема предлагаемого устройства.Устройство содержит генератор 1 тактовых импульсов, кольцевой регистр 2, дешифратор 3 исходных комбинаций, шину 4 запуска, двоичный счетчик 5, элемент 6 И.Устройство работает следующим образом.Преобразуемый комбинаторно-десятичный код поступает на параллельные.информационные входы регистра. В цепь запуска подается сигнал, который эа писывает в регистр преобразуемый код, а счетчик устанавливается в нуль, Де,шифратор выделяет исходные комбинации 10000 и 10001 комбинаторно-деся809566 Составитель Т, Краснова Мермелштайщ Твхред В.йабурка Корректор М. щарошРедакт Подп 8(78 Твфаж 999 ВНИИПИ...

Номер патента: 849198

Опубликовано: 23.07.1981

Автор: Тархов

МПК: G06F 5/02

Метки: двоично, десятичный, кода, преобразовательдвоичного, реверсивный

...раз,рядности двоичных эквивалентов,сумМатора, так как в этом режиме происходит сложение чисел в прямом коде. Старший разряд преобразуемого двоично-десятичного числа подается на вход 14 первого каскада 2, а младший разряд - на вход 7, т.е. на четыре 20 младших разряда регистра 1. С регистра 1 младший разряд преобразуемого числа подается на вход сумматора 4 и складывается с двоичнЫм эквивалентом старшего десятичного разряда, который 25 соответствует поданному на вход 14 двоично-десятичному коду. Полученная сумма с выхода сумматора 4 поступает на первый вход сумматора следующего каскада. Далее процесс формирования двоичного числа происходит аналогично.Результат преобразования снимается с выхода 17 сумматора 4 (п)-го...

Номер патента: 884134

Опубликовано: 23.11.1981

Автор: Жуков

МПК: H03K 13/24

Метки: двоично, двоичный, десятичного, десятичный, кода, контролем, ошибок

...соединены с информационными входными шинами 7, а выходы подключены к первым входам дополнительного блока 5511 элементов И, вторыв входы которого соединены с выходами двоично-десятичногосчетчика 1 2, нулевой вход которого подключен к первому выходу генератора 1, а счетный вход соединен со счетными входами двоичного счетчика 3 и выходом элемента И 13, первый вход которого соединен с нулевым выходом Й-триггера 14 и первым входом элемента 15 неравнозначно сти, второй вход - с нулевым входом Й- триггера 16 и вторым входом элемента 15 неравнозначности, а третий вход подключен ко второму выходу генератора 1, первый и третий выходы которого соединены соответственно с Й - и С-входами Д-триггеров 14 и 16, Й-входы которого подключены к выходам...

Номер патента: 898417

Опубликовано: 15.01.1982

Авторы: Авдеев, Бондарев

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, преобразования

...регистра 2, разрешает, начиная со старшего разряда, опрос каждого разряда регистра 1 двоичного кода через элементы И первой группы 6.Опрашиваемый разряд. регистра 1 двое ичиого кода аналогично, как и при преобразовании двоичного кода в двоичнодесятичный, через элементы И первой группы 6, элементы ИЛИ первой группы 9, элементы И второй группы 7, элегия менты ИЛИ второй группы 10, преоб-. разуется в эквивалентный унитарныйкод, которцй параллельно с выходов элементов ИЛИ второй группы 10 поступает соответственно на входы декады единиц , десятков 1, сотен 1, тысяч И счетчика 4. При этом производится параллельное вычитание унитарного кода из содержимого соответствующих декад счетчика 4.46Вычитание в счетчике 4 происходит вследствии...

Номер патента: 903858

Опубликовано: 07.02.1982

Авторы: Воронкин, Гузеев, Дегтярев, Поликанов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, преобразования

...элемента И-НЕ,а выход элемента НЕ - со вторым вхо 55дом третьего элемента И-НЕ, введенчетвертый элемент ИЛИ-НЕ, причем четвертый выход устройства соединен свыходом четвертого элемента ИЛИ-НЕ,первый вход которого соединен с выходом второго эемента И-НЕ и первым входом седьмого элемента И-НЕ, а второй вход соединен с выходом шестого элемента И-НЕ, второй вход которого соединен со вторым входом пятого элемента И.-НЕ, третьим входом третьего элемента И-НЕ и выходом пер-. вого элемента И-НЕ, второй вход котооого соединен с третьим входом устройства, четвертый вход которого соединен с входом элемента НЕ, вторыми входами седьмого и второго элементов И-НЕ, при этом третий вход шестого элемента И-НЕ соединен со вторым входом четвертого...

Номер патента: 1024901

Опубликовано: 23.06.1983

Автор: Подгузов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, четырехразрядный

...содержащий шестнадцать элементов И-НБ 2 .Недостаток данного преобразователя - большой объем аппаратуры и низкая экономичность. 30Целью изобретения является упрощение преобразователя и повышение его экономичностиПоставленная цель достигается тем, что в четырехразрядный преоб разователь двоичного кода в двоично-десятичный, содержащий семь элементов И-НЕ, причем входы первого и . третьего разрядов преобразователя соединены соответственно с первыми 4 О входами первого и второго элементов И-НЕ, выходы которых соединены с входами третьего элемента И-НЕ, вы-, ход которого является выходом третье.го разряда преобразователя, входчетвертого разряда которого соединен с вторым входом первого элемента И-НЕ, введены первый и второй элементы 2...

Номер патента: 1051529

Опубликовано: 30.10.1983

Авторы: Королева, Шурмухин

МПК: G06F 5/02

Метки: двоично, двоичного, десятичношестидесятиричный, код, кода

...5 коррекции (еаиниц грацусов). Выходы сумматора 10 и бпока 5 коррекции с весом 2 10 соединены с вхоодами шестого сумматора (цесятков градусов) 11, выход перепопнения которого соединен с входами бнока 5 коррекции и с входами седьмого сумматора (сотен грацусов) 12. Блок 5 коррекции содержит (щ. 2) сумматор 13, входы которого явпяются входами бпока коррекции с весами (22, 2) 10; , гце К- номер тетрады преобразования, Выходы первого и четвертого разрядов сумматоров 13 явпяются разрядными выходами(выходами сумм) бпока коррекции с весами 2" 10" ", 2 10"Выход третьего разряда сумма. тора 13 соединен с входом епемента И 14,второй вход которого соединен с выходом эпемента НЕ 15, вход которого соединенс выходом четвертого разряда сумматора 13....

Номер патента: 1112553

Опубликовано: 07.09.1984

Автор: Шахкамян

МПК: H03K 13/24

Метки: двоично, десятичный, индикатора, код, кода, семисегментного

...и первым входомтретьего элементов И-НЕ 10 и 12,при этом выход третьего элемента И-НЕ12 соединен с входом пятого инвертора 9, выход которого соединен стретьей выходной шиной 25 (с весом Поставленная цель достигается тем/что в преобразователь кода семисегментного индикатора в двоично-десятичный код, содержащий шесть входных шин, четыре выходных шины и дваинвертора, входы которых соединеныс пятой и шестой входными шинами,введены дополнительно три инвертора,четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ исемь элементов И-НЕ, причем входыпервого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с второй и третьей входнымишинами, а выход - с входом третьегоинвертора, входы второго элементаИСКБОЧАЮЩЕЕ ИЛИ соединены с первой ичетвертой входными шинами, а выход -с входом...

Номер патента: 1142826

Опубликовано: 28.02.1985

Авторы: Акопян, Андреасян, Арутюнян, Шароян

МПК: G06F 5/00

Метки: двоично, двоичных, десятичные, обратно, преобразования, чисел

...наЧисло, подлежащее преобразованию, входной регистр 17.1 через селекторпоступает на регистр 1, с выхода ко.1 первого яруса, а на регистрторого тетрады этого числа поочеред-18.1 через селектор. 6.1 поступаетно, под управлением сигналов, посту вторая тетрада исходного числа Есла. сли,ющи по шинам 7, 1-7.3 распределите- например, эта тетрада имеет значениеля импульсов, начиная со старшей тет(Р), то код 0010 1111(2 Р) обраУрады, через селектор тетрад 2, посту- зованный содержимым регистров 17 1пают на вход 13 блока промежуточных и 18.1, преобразуется в блоках памяпреобразований, далее под управлени- З 0 ти 19 1 и 20 1и . в двоично-десятичныйем сигнала, поступающего по шине 8 код, .который равен 47 (0100, 0111),через селектор 16.1 пост аР, о...

Номер патента: 1149243

Опубликовано: 07.04.1985

Авторы: Иванов, Чулошников

МПК: G06F 5/00

Метки: двоично, двоичного, десятичный, кода, реверсивный

...5 импульсов опрашивает старший разряд двоичного регистра 1. При единичном значении разряда сигнал поступает на вход шифратора 2 десятичных эквивалентов, с выходов которого десятичный эквивалент старшего разряда заносится в двоично-десятичный сумматор 3. Следующий импульс с второго выхода распределителя 5 импульсов опрашивает следующий разряд регистра 1 и при наличии в нем единицы сигнал с выхода элемента И из группы 15 поступает на вход шифратора 2 десятичных эквивалентов. С выходов последнего десятичный эквивалент второго разряда поступает в сумматор 3, где суммируется с предыдущим значением и т.д. После опроса всех разрядов импульс с выхода распределителя 5 выключает генератор импульсов. Результат преобразования двоичного...

Номер патента: 1166173

Опубликовано: 07.07.1985

Автор: Воропаев

МПК: G11B 5/09

Метки: двоично, десятичном, записи, коде, магнитной, цифровой

...дополнительному входу накопителя, и распределитель импульсов, соединенный входом с выходом генератора импульсов и подключенный выходами к управляющим входам широтно-импульсного модулятора, соединенного выходом с выходной шиной, введены коммутаторы, одновибратор, триггер и элементы И и ИЛИ, причем выход элемента И соединен с входом блока формирования сигналов адреса и входы элемента И подключены к выходам триггера и элемента ИЛИ, первым и вторым входами подсоединенного к первому входу генератора импульсов и к первому выходу распределителя импульсов и первому входу триггера, соединенного вторым входом с выходом одновибратора, при этом выходы коммутаторов подключены к входам широтно-импульсного модулятора и их управляющие входы соединены с...

Номер патента: 1172019

Опубликовано: 07.08.1985

Авторы: Аспидов, Кириллов, Огороднов, Селетников, Якуш

МПК: H03M 7/00

Метки: двоично, двоичного, десятичный, кода, четырехразрядный

...входом первого элемента И ичетвертым входом первого элементаИСКЛЮЧАЮЩЕЕ ИЛИ, выходы первого,второго, третьего и четвертого элементов ИСКЛЮЧМОЩЕЕ ИЛИ соединены свыходами соответствующих разрядов.преобразователя, входы первого,второго и третьего разрядов которого соединены соответственно с входами первого, второго и третьегоэлементов НЕ, а вход второго разряда преобразователя соединен с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.917/52 Тираж 872 Подписно ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035,Москва, Ж, Раушская наб., д.4/Зак лиал ППП "Патент", г. Ужгород, ул,Проектная, 4 11Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при...

Номер патента: 1229966

Опубликовано: 07.05.1986

Авторы: Красноголовый, Шпилевой, Южаков, Якушев

МПК: H03M 7/12, H03M 7/28

Метки: двоично, двоичного, десятичный, код, кода, реверсивный

....с выхода триггера 13, что разрешает прохождение всех последуйщих импульсов с выхода элемента 15 через элемент ЗИ-НЕ 2 на суммирование в реверсивный двоичный счетчик 9.1Таким образом, благодаря триггеру 14, в двоичный счетчик 9 поступает на один импульс меньше, чем в двоично-десятичный счетчик 8. Данную операцию необходимо произвести, так как в качестве сигналов окончания преобразования используются импульсы обратного переноса, которые вырабатываются в счетчиках 8 и 9 при поступлении (в+1)-го тактирующего импульса, где й - количество тактирующих импульсов, необходимое для считывания преобразуемого кода из счетчиков 8 или 9. Поскольку (щ+1)-й импульс будет поступать для суммирования вреверсивный двоичный счетчик 9, то блокировка...

Номер патента: 1275425

Опубликовано: 07.12.1986

Авторы: Ковалева, Свинцов

МПК: G06F 7/12

Метки: двоично, двоичного, десятичный, код, кода, преобразования

...преобразуемое число М(М (2,то в триггер 5 запишется О. Приэтом единица на инверсном выходе 25триггера 5 подается на вход элемента И 7 и вход элемента И 9; команда, поступившая на вход запуска устройства, проходит через элемент И 7 и обгнуляет двоично-десятичный счетчик, а импульсы с генератора 3 тактовых импульсов через элемент И 9 поступают на счетчики 1 и 2. После того,как двоичный реверсивный счетчик 1,работающий в режиме вычитания, отсчитывает М импульсов, импульс перека 1 сбросит триггер 4 в нулевое состояние и генератор 3 тактовых импульсов прекратит работу. При этом двоична-десятичный счетчик 2, работающий в режиме прямого счета, отсчитывает И импульсов и на выходе1 Если преобразуемое число МИ /2,то в триггер 5 запишется 1. При...

Номер патента: 1361542

Опубликовано: 23.12.1987

Авторы: Безменов, Русанов

МПК: G06F 7/38

Метки: двоично, запятой, кодированных, округления, плавающей, разности, суммы, чисел

...Если в младшей тетраде регистра 1 до сдвига кода находятся нули, то на входе 3 младшего разряда после сдвига кода на одну тетраду вправо действует сигнал 0, не меняющий состояние этого разряда. Если в одном из разрядов младшей тетрады регистра 1 до сдвига кода находится хотя бы одна "1", то младший разряд 5 после сдвига кода окажется в состоянии "1", Таким образом, после первого выдвижения за разрядную сетку регистра 1 цифры "1" в младшем разряде 5 этого регистра при всех последующих сдвигах вплоть до момента прекращения денормализации всегда. будет находиться цифра "1". Этим обеспечивается указанная выше коррекция денормализованного числа.Далее происходит нормализация результата выполнения операции. Мантисса ненормализованного...

Номер патента: 1361543

Опубликовано: 23.12.1987

Авторы: Безменов, Русанов

МПК: G06F 7/38

Метки: двоично, запятой, кодированных, округления, плавающей, разности, суммы, чисел

...должен быть поставленсоответствующий элемент задержки).Если в дополнительной тетраде 6регистра 1 до сдвига кода находятсянули, то на входе младшего разряда 8после сдвига кода на одну тетраду30 вправо действует сигнал "0", не меняющий состояние этого разряда. Еслиже в одном из разрядов тетрады 6 имеется "1", то в младшем разряде 8 после сдвига кода будет установлена "1 ".Таким образом, после первого выдвижения за разрядную сетку регистра 1 цифры "1" в младшем разряде 8дополнительной тетрады 6 при всехпоследующих сигналах вплоть до момен 40 та окончания денормализации всегдабудет находиться "1". Этим обеспечивается указанная выше коррекций, денормалйзованного числа,Далее происходит нормализация ре 45 эультата выполнения операции сложения...

Номер патента: 1388995

Опубликовано: 15.04.1988

Авторы: Андреасян, Арутюнян, Габриелян, Шароян

МПК: H03M 7/12

Метки: двоично, двоичных, десятичные, обратно, преобразования, чисел

...то код адреса Р 1 (11110001), образованный значением этой цифры и значением счетчика цифр, вызывает чтение и передачу на выход элементов 4.7-4.9 памяти кода 0010(2), 0100(4), 0000(0) соответственно, который является десятичным значением (240) шестнадцатиричного числа РО.На выходе остальных элементов памяти появляются нули. Это число (00000240) через регистр 5 промежуточных преобразований поступает на первый вход сумматора 6, на второй вход которого с выхода регистра 7 поступает результат преобразования предыдущей цифры (00015) . Сумма этих чисел (000255) представляет собой преобразованное десятичное значение шестнадца-. тиричного числа РР младших двух цифр исходного числа. Эта сумма является промежуточным результатом...

Номер патента: 1432782

Опубликовано: 23.10.1988

Авторы: Киселев, Кондратьев

МПК: H03M 7/12

Метки: дальности, двоично, двоичных, десятичные, кодов, коды, угла

...кода Фб, соответствующих ныражениям 31 Э 23334 + ОООЭ 5 при П 23 = 0; 1 = 000 припри П 24=1;лв= 1111 при П 24=0,П 23=1, П 21=0Перед поступлением кажцого Й 35 элементы 56 - 58 вырабатывают сигналыП 56 = П 57 П 58; П 57 = ЭО ч П 51, П 58 = ЭО ч П 52,(14) а сумматоры 51 и 52 и коммутатор 53 вырабатывают кодыФ 51 = 30П 51 (б+Ф 52)ЧП 51 (Ф 52- - 1 ОЯ ч 30П 52 Ф (10 +Ф 52) ч Г 52 хх 9;Ф 52 = ЭОЭ +Ф 54 ЧЭО П 52 (Ф 54 - - 3) Ч П 52 (-);Ф 53 = П 56 Ф 51 Ч П 56 Ф 52, (15) где П 51 и П 52 - сигналы переполненийсумматоров 51 и 52соотнетственно;Ф(10+Ф 52) - код Ф 51 при ЭО П 52=1; Ф 54 - код, вырабатываемый регистром 54,В процессе функционирования узлы51-58 формирователя 5 образуют двоично-десятичный ренерсивный накапливающий сумматор,...

Номер патента: 1441485

Опубликовано: 30.11.1988

Авторы: Вяльшин, Корчаловский

МПК: H03M 7/12

Метки: двоично, двоичного, десятичный, кода, преобразования

...двоичного кода в зависимости от состояния двоичных вычитаюших счетчиков 5 и 6. Состояние выходовдвоично-вычитающих счетчиков Дополнительный десятичный код Счетчик 5 Счетчик 6 0 16 0 256 272 Так, дпя вссьмиразрядного двоилного кода. требуется допопнтттельньтй код 0 и 16, а для двенадцатиразрядпого двоичного кода требуется дополнительньтй код О 16 256 и 272 Цопопнитепьные коды с вьходы шифратора 9 посту- пают на зторь.е входы мультиплексора 8 и на первые входы параллельных двоично-десятичных декадных сумматоров11 и 12,На вторые входы параллельных двоично-десятичных декадных сумматоров10 - 12 поступает код с выхода выходного регистра 14, Результат сложенияс выхода параллельных двопчно -десятичных декадных сумматоров 10 - 12поступает на...

Номер патента: 1473085

Опубликовано: 15.04.1989

Авторы: Бобров, Иванова, Новиков

МПК: H03M 1/82

Метки: двоично, десятичного, кода, систем, следящих, функциональный, цифроаналоговый

...кода сопровождается появлением нулевого кода третьей декады младших разрядов регистра 2, что вызывает появление на выходе нулевого кода дешифратора 13 нулевого сигнала, который разрешает работу дешифратора 13 по его второму управляющему входу, переключает на выход коммутатора 9 код первой декады младших разрядов регистра 2; через элемент НЕ 10 и элемент И 11, на втором входе которого присутствует единичный сигнал с выхода нулевого кода дешифратора 13, запрещает работу дешифратора 13При изменении входного кода в пределах от 99 до 10 его десятичного эквивалента дешифратор 13 последовательно формирует на своих выходах нулевой сигнал, который управляет вклю5 1473085чением весовых резисторов матрицы 3 .Устройство при этом реализует преоб-...

Номер патента: 1520666

Опубликовано: 07.11.1989

Авторы: Попцов, Таныгин

МПК: H03M 7/12

Метки: двоично, двоичный, двухдекадного, десятичного, кода

...указанных двоичныхкодов соответствует суммированиюдесятичных чисел А, В и С, таких,что А=а,+2 Я+4 О+ЗЬ+16 Ь;В=2 Ь,+4 Ь,+8 Ь,+16 Ь,+32 Ь,+64 Ь (3) 45 С=2 а 4 После несложных преобразований,с учетом выражений (1)-(3), получаютсредственно на выход 9 преобразователя. Далее, поскольку код 00000 а 0 вовсех разрядах, кроме второго, со-.держит нули, то его суммирование суказанными кодами можно выполнить,подав сигнал а на вход переноса сумматора 16. Величины 1 и Яполучаются при помощи сумматора 17. На выходесумматора 16 сигнал переноса не возникает при любых входных двоично-десятичных кодах. Поэтому для полученияв соответствии с выражениями (2) сигналов Я ивозможно использоватьсвободные третий и четвертый разрядымикросхемы четырехразрядного...

Номер патента: 1621182

Опубликовано: 15.01.1991

Авторы: Каграманов, Каграманян, Мовсесян, Степанян

МПК: H03M 7/12, H03M 7/28

Метки: двоично, двоичного, десятичный, кода, реверсивный

...10(76) -з.ком, 4-"Р 1.Ч 11 тактПо Р 1(0076) воЗ 16=С (к вых,17) Р 1- ком,7 - бл.10Бл, 10(0076/16)=вых. бл, 10 (0004)ком.4-Р 1Ч 111 тактПо Р 1(0004).вод 16=4 (к вых.16)В итоге; 129011194 о =4 СЕ 5888 Ац.,первое зннчение промежуточного произведения, после чего выходы 0,1,2,3,4регистра РЗ через шифратор 14 на выходы 16 выдают первую цифру шестнадцатиричной дроби, а выходы 5,6 п5разрядов РЗ подводятся к входам блока9 умножения как компонента промежуточного произведения для выполнения второго такта преобразования, описанного 10выше при получении первой дробнойшестнадцатиричной цифры,В начале преобразования дробныхдвоичных чисел сбрасываются регистры1,2 и 3. Управляющие входы возбуждаются уровнями 19=0 20=0, 21=0, 22=1,23-"1 и 24=1. После...

Номер патента: 1649670

Опубликовано: 15.05.1991

Автор: Яранцев

МПК: H03M 7/00

Метки: двоично, десятичный, индикатора, код, кода, семисегментного

...код.Целью изобретения является упрощение преобразователя,На чертеже представлена функциональная схема преобразователя.Преобразователь содержит элементНЕ 1, элементы И 2,3, элемент ИЛИ 4,элементы И)К-НЯ 5-10.Работа преобразователя осуществляется в соответствии с принципами комбинационной логики и поясняется таблицей. Формула изобретенияр 0 Преобразователь кода семисегментного индикатора в двоична-десятичный кад, содержащий первый элемент И, выход которого соединен с первым вхо, 25 дом элемента ИЛИ, выход которого является первым выходом преобразователя, элемент НЕ выход которого соединен с.первым входом первого элемента ИЛИ-НЕ, выход которого соединен с вторым входам элемента ИЛИ, первый вход первого элемента И объединен с...

Номер патента: 1743001

Опубликовано: 23.06.1992

Авторы: Арутюнян, Бабалянц, Саргсян, Шахкамян

МПК: H03M 7/12

Метки: двоично, десятичный, индикатора, код, кода, семисегментного

...содержит элементыНЕ 1 и 2, 2 ИЛИ 3, 2 И 4, 2 ИЛИ-НЕ 5-7,2 И-НЕ 8-10, 4 ИЛИ-НЕ 11, входные шины15 12-17, выходные шины 18-21.Входные шины 12-17 соответствуютсегментам а, Ь, б, е,и 9 семисегментногоиндикатора соответственно (фиг,2), Выход.ные шины 18-21 соответствуют двоично-де 20 сятичному коду с весами разрядов 2 О, 2, 2и 2 соответственно.Элементы 2 ИЛИ 3 и 2 И 4 формируют нашине 18 сигнал младшего разряда выходного кода (20), описываемый выражением25Ао - е(1+ а),Элементы 2 ИЛИ-НЕ 5 - 7 формируют на шине 19 сигнал второго разряда выходного30 кода(2 ), описываемый выражениемА 1-а+1+е+ ЬЭлементы 2 И - НЕ 8-10 формируют на35 шине 20 сигнал третьего разряда выходного кода (2 ), описываемый выражениемАг- Ь о(д а).Элемент 4...