Устройство для округления суммы и разности двоично кодированных чисел с плавающей запятой

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСГ 1 УБЛИН 06 Р 738 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Институт прикладной математики им.М.В.Келдыша(56) Китов А.И., Криницкий Н.А. Электронные цифровые машины и программирование. - М., 1961, с,90-93.Вычи"лительная система 1 ВМ/360. - М.: Советское радио, 1969, с.112. (54) УСТРОЙСТВО ДЛЯ ОКРУГЛЕНИЯ СУММЫ И РАЗНОСП 1 ДВОИЧНО-КОДИРОВАННЫХ ЧИСЕЛ С ПЛАВАЮЩЕЙ ЗАПЯТОЙ (57) Изобретение относится к цифровои вычислительной технике и может быть использовано в ЦВМ при создании высокоточных арифметических устройств в сложении и вычитании двоично-кодированных чисел с плавающей запятой, представленных в прямом или дополни,БО, 1 61542 А 1 тельном коде. Цель изобретения - повышение точности вычислений. Цель достигается благодаря коррекции как денормализованного слагаемого, так инормализованного результата. Коррекция в каждом из этих случаев осуществляется посредством засылки в младший разряд корректируемого кода цифры "1"Засылка "1" в младший разрядденормализованного слагаемого производится в случае отброса хотя бы одной "1" в процессе денормализации,а засылка "1" в младший разряд результата - в случае отброса хотя быодной "1" в процессе нормализации.Устройство содержит регистр 1 операнда, регистр 2 результата, входы 3и 4 управления денормализацией и нормализацией вправо, младшие разря;ды 5,6 регистров, п-входовые элементы ИЛИ 7 и 8, элементы И 9 и 10.1 ил1 13615Изобретение относится к цифровойвычислительной технике и может бытьиспользовано в ЦВМ при создании высокоточных арифметических устройств5сложения и вычитания двоично-кодированных чисел с плавающей запятой, представленных в прямом или дополнительном коде,Целью изобретения является повышение точности вычислений.На чертеже представлена функциональная схема устройства для основания системы счисления Б = 16,Устройство содержит регистр 1 опе.Ранда,регистр 2 результата, входы 3и 4 управления денормализацией и нормализацией вправо, младшие двоичныеразряды 5 и 6 регистра операнда ирегистра результата, два п-входовых 20элемента ИЛИ 7 и 8 (и =11 од И) идва элемента И 9 и 10.Устройство работает следующим образом,Округление суммы или разностидвух 25двоично-кодированных чисел с плавающей запятой с основанием 16, представленных в прямом или допблнительномдвоичном коде, состоит в том, чтопроизводится коррекция как денормализованного слагаемого, так и нормализованного результата.Причем в каждом из этих случаевкоррекция производится при условиивыхода за разРядную сетку регистРовсдвига хотя бы одной цифры "1" присдвигах кодов вправо и осуществляется посредством засылки в младший разряд корректируемого кода цифры "1".Перед началом работы устройства в 40регистре 1 находится двоичный кодмантиссы слагаемого с меньшей характеристикой, а в случае, когда. характеристики чисел равны, - код мантиссы одного из слагаемых, 45Если характеристики чисел различны, то происходит денормализация кода, находящегося в регистре 1. Иавход управления сдвигом вправо этогорегистра по управляющему входу 3 поступает сигнал "1", в результате чего осуществляется сдвиг кода в регистре 1 на одну тетраду вправо. Приэтом выдвинутая тетрада пропадает.Сигналы с выхода разрядов младшейтетрады сдвигаемого в регистре 1 кода поступают на входы элементаИЛИ 7,на выходе которого действует сигнал"0", если в младшей тетраде регист 42 2ра 1 содержится нулевой код, и если в одном из разрядов этой тетрады имеется "1". Поскольку на первом входе элемента И 9 действует сигнал "1", поступающий по входу 3, то этот элемент открыт для прохождения сигнала с выхода элемента ИЛИ 7 на вход младшего разряда 5, в котором к моменту прихода указанного сигнала установлена цифра кода, уже сдвинутого на одну тетраду вправо (для обеспечения этого в случае необходимости на линии, соединяющей выход элемента И с входом младшего разряда 5, должен быть поставлен соответствующий элемент задержки). Если в младшей тетраде регистра 1 до сдвига кода находятся нули, то на входе 3 младшего разряда после сдвига кода на одну тетраду вправо действует сигнал 0, не меняющий состояние этого разряда. Если в одном из разрядов младшей тетрады регистра 1 до сдвига кода находится хотя бы одна "1", то младший разряд 5 после сдвига кода окажется в состоянии "1", Таким образом, после первого выдвижения за разрядную сетку регистра 1 цифры "1" в младшем разряде 5 этого регистра при всех последующих сдвигах вплоть до момента прекращения денормализации всегда. будет находиться цифра "1". Этим обеспечивается указанная выше коррекция денормализованного числа.Далее происходит нормализация результата выполнения операции. Мантисса ненормализованного результата находится в регистре 2, Если результат требуется нормализовать вправо, то на вход управления сдвигом вправо регистра 2 по входу 4 поступает сигнал "1", по которому происходит сдвиг находящегося в регистре 2 двоичного кода на одну тетраду вправо. При этом выдвинутая за разрядную сетку регистра 2 тетрада пропадает. Сигналы с выходов разрядов младшей тетрады, сдвигаемого в регистре 2 кода, поступают на входы элемента ИЛИ 8, на выходе которого действует сигнал "0", если в младшей тетраде регистра 2 содержится нулевой код, и "1", если в одном из разрядов этой тетрады имеется "1". Поскольку на первом входе элемента И 10 действует сигнал "1", поступающий по входу 4, то этот элемент открыт для прохождения сигнала с выхода элемента ИЛИ 8 на вход младСоставитель О. БереэиковаТехред А. Кравчук Корректор А. Зимокосов Редактор В. Бугренкова Заказ 6291/48 Тираж 671 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д.4/5 Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4 з 13615 щего разряда 6, в котором к моменту прихода указанного сигнала установлена цифра кода, уже сдвинутого вправо на одну тетраду. Если в младшей тетраде регистра 2 до нормализации результата вправо находится нулевой код, то младшая цифра сдвинутого кода не корректируется, так как на входе младшего разряда б действует в этом случае сигнал 0, не меняющий состояния этого разряда. Если при сдвиге вправо за разрядную сетку регистра 2 выдвигается "1", то на вход младшего разряда 6 поступает сигнал "1", в ре зультате чего указанный разряд оказывается в состоянии "1". Этим обеспечивается указанная коррекция нормализованного результата.Округление, осуществляемое устрой ством, приводит к тому, что погрешность округления может иметь различные знаки независимо от знаков чисел, типа кода, в котором они,представлены, и выполняемой операции. Действи тельно, пусть, например, величины слагаемых таковы, что нормализация вправо результата не проводится, В этом случае погрешность округления складывается из погрешности денорма- ЗО лизации одного из слагаемых, связанной с отбрасыванием выдвинутых за разрядную сетку регистра сдвига битов денормализованного числа, и погрешности, связанной с засылкой "1" в младший разряд денормализованного числа. Так как появление цифры "0" или 1 в младшем разряде денормалиИ 1зованного слагаемого равновероятно, то засылка в этот разряд цифры "1" 40 дает в половине случаев погрешность, отличную от нуля, которая по абсолютной величине больше погрешности де нормализации и имеет противоположный ей знак. Таким образом, в половине случаев погрешность округления положительна, а в половине случаев - отрицательна.Математическое ожидание погрешности округления, возникающей в процессе работы предлагаемого устройства, строго равно нулю. формула изобретения Устройство для округления суммы и разности двоично-кодированных чисел с плавающей запятой, содержащее регистр операнда и регистр результата, причем вход сдвига вправо на и разрядов (и = 31 о 1 Ч, 1 Ч - основание системы счисления) регистра операнда и регистра результата соединены соответственно с входом управления денормализацией и входом управления нормализацией вправо устройства, о т л и ч а ю щ е е с я тем, что с целью повышения точности вычислений, оно содержит два и-входовых элемента ИЛИ и два элемента И, причем входы и младших двоичных разрядов регист. ров операнда и результата соединены соответственно с входами первого и второго и-входовых элементов ИЛИ, выходы которых соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых соединены соответственно с входом управления денормализацией и входом управления нормализацией вправо устройства, выходы первого и второго элементов И соединены с входами младших двоичных разрядов соответственно регистра операнда и регистра результата.