Патенты с меткой «быстрого»

Номер патента: 1305711

Опубликовано: 23.04.1987

Автор: Итенберг

МПК: G06F 17/14, G06F 9/34

Метки: адресации, быстрого, преобразования, процессора, фурье

...записана в виде Р Б(И), В соответствии с алгоритмом быстрого преобразования Фурье обработка массива размером И требует ш итераций. Тог да формирование адресов на К-й итерации быстрого преобразования Фурье может быть описано выражением2Б(И), (К = 1,ш).Это выражение означает, что для формирования адресов К-й итерации быстрого преобразования Фурье размером И необходимо сформировать исходный массив последовательных адресов от нуля до (И), разбить исходный масКсив последовательных адресов на 2 подмассивов, а также в каждом из подмассивов выполнить операцию идеального тасования,1В результате получится последовательность адресов, необходимая для адресации операндов,В табл.1 представлен пример формирования последовательности адресов при...

Номер патента: 1312611

Опубликовано: 23.05.1987

Авторы: Васянин, Плешаков, Редькин

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...6, на второй вход которого поступают одноименные разряды поворотного множителя Ф, задержанные на нужное число тактов элементов 8 задержки.Одноименные разряды результата ао и а появляются на первом и втором выходах арифметического блока 3, являющихся выходами элемента 7 задержки и умножителя 6 через К ТИ.Сигналом переноса счетчика 15 разрядов, завершающим выдачу первой пары операндов, изменяется уровень сигнала с выхода счетчика 16 адреса, по которому коммутатор 20 переключает ТИ с входов блоков 1.1 и 1.3 на входы блоков 1.2 и 2.9 группы блоков 1 регистров, а выходы последних подключаются через коммутатор 13 к первомуи второму входам арифметического блок 3, обеспечивая ввод в него разрядов операндов о оа( и ах 4 1 одновременно с...

Номер патента: 1314351

Опубликовано: 30.05.1987

Авторы: Красевич, Макогонов

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...итерация выполняется за М/(РК) тактов.После завершения первой итерации блок 1 памяти переходит из режима считывания в режим записи, а блок 4 памяти - из режима записи в режим считывания, так как информация, полученная в результате промежуточной итерации, является исходной для следующей итерации. Соответствующее изменение режима записи и считывания происходит после завершения каждой предыдущей итерации, Аналогично блок 9 коммутации подключает на свой выход только тот блок памяти, который работает в режиме считывания. Из блока 2 постоянной памяти на каждой новой итерации выбираются коэффициенты, соответствующие этой итерации. Устройство предназначено для 5 10 15 20 25 30 35 40 45 50 выполнения счета по графу БПФ с постоянной...

Номер патента: 1315998

Опубликовано: 07.06.1987

Авторы: Мельник, Цмоць

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...и процесс программированиянового порядка формирования адресовсовмещены во времени. Максимальноеколичество тактов программированияопределяется разностью адреса и . 15 Рассмотрим работу устройства в синхронном режиме передачи адресов. Перед первым тактовым импульсом число (1-1) с входа 22 поступает на . 20 вход дешифратора 1 и устанавливает его 1-й выход в 1, что значит, что регистр 8, подготовлен к записи информации. По первому тактовому импульсу, поступившему с тактового входа 20, в регистр 17 записывается информация с выходов элементов ИСКЛЮЧАИЩЕЕ ИЛИ 13 , содержимое счетчика 7 увеличивается на единицу, а в регистр 8, записывается управляющая информация с входа 23, По второму и по следующим тактовым импульсам устройство работает...

Номер патента: 1316000

Опубликовано: 07.06.1987

Авторы: Братюк, Кравец, Мельник, Цмоць

МПК: G06F 17/14

Метки: быстрого, коммутации, преобразования, процессора, фурье

...появляется единичный сигнал. При 20 поступлении единичного сигнала на-й управляющий, вход (3 = 0,11 оу К) коммутаторов передается информация с 1 -го информационноговхода, т.е. с выхода 1-го регистра 25 (1 = 2 ) блоков 1 и 2 соответственно.Таким образом, в зависимости откода на информационных входах 10устройствав блоках 1 и 2 осуществ.ляется задержка на один, два, четы ре, , , , К тактов. Сигналпоступает по входу 11 управлениякоммутаторами 4 и 5, указывая направление передачи данных. При нулевом значении сигнала на выход 13 35 устройства передается информация свыхода коммутатора 3, а на вход регистра 2.1 - с входа 9 устройства.В зтом режиме осуществляется передача данных с информационных входов 10 8 и 9 на выходы...

Номер патента: 1322309

Опубликовано: 07.07.1987

Авторы: Дашук, Демиденко, Кончак, Куновский

МПК: G06F 17/14

Метки: быстрого, действительного, преобразования, фурье

...шагом алгоритма, результаты вновь поступают на регистры 4 и далее ца входы И/2(ЗИ/2-1) первого комутатора 1.Затем начинается выполнение 3-го шага алгоритма. Он включает два подшдгд. Первый содержит только операции суммирования-вычитания и выполцяется аналогично второму шагу алгоритма, цо с другими сигналами из блока 2 синхронизации, поступающими на входы управления коммутатора 1 и сумматоров 3. Причем операнды, подаваемые цд сумматоры 3 с выходов коммутатора 1, выбираются так, чтобы отсчеты, для которых на втором подшаге предусмотрено умножение, поступали на сумматоры 3, к выходам которых через соответствующие регистры 4 подключены умножители 5, т.е. имеющие номера (11/2+1)И. Наличие в устройстве (11/2-1) умножителей 5 объясняется...

Номер патента: 1324037

Опубликовано: 15.07.1987

Авторы: Водников, Петрова

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...тригонометрического коэффициента процессора.В каждом цикле на выходе сумматора 3. формируется верхний адрес. Для формирования нижнего адреса используется группа сумматоров 4 по модулюдва, причем при расчете стандартных итераций БПФ каждый сумматор 4 по модулю два в группе работает в режиме ИЛИ. На второй вход группы сумматоров 4 по модулю два поступаетпрямой код номера итерации с входа 11 устройства, имеющий единицу в одном разряде, соответствующем номеру итерации, и нули в остальных разрядах. На выходе каждого сумматора по модулю два получается логическая суммаодноименных разрядов сумматора 3 и кода номера итерации с входа 11 устройства, В результате этого коды навыходах сумматора 3 и группы сумматоров 4 по модулю два отличаются...

Номер патента: 1327120

Опубликовано: 30.07.1987

Авторы: Водников, Петрова

МПК: G06F 17/10

Метки: арифметическое, быстрого, преобразования, фурье

...сло- щ жения, а во второй половине - в режиме вычитания. В первой половине такта на выходе 13 устройства формируется результат КеС. = КеА.+ КеВ .Вовторой половине такта выход регистра35 7 подключается через коммутатор 8 по команде с пятого выхода блока 11 синхронизации к инФормационным входам регистров 9 и 1 О, и по команде с второго выхода блока 11 синхрони-. 4 О эации произведение (КеА., - КеВ;) КеУ переписывается в регистр 9, а ТшА. с входа 12 устройства - в регистр 1.1По команде с девятого выхода блока 11 синхронизации с выхода регистра 10 ТшВ; поступает на второй вход сумматора-вычитателя 3 и иа его выходе формируется равность (1 шА; - 1 шВ;). В четвертом такте разность (1 шА . - ТшВ.) по команде с четверто 3 50 го выхода блока 11...

Номер патента: 1334156

Опубликовано: 30.08.1987

Авторы: Евсеев, Назаренко, Свердлик, Стоян

МПК: G06F 17/14

Метки: быстрого, вычисления, основанием, преобразования, фурье

...с первого выхода арифметического блока 4 (фиг. ) поступают на первый вход коммутатора второго каскада 8, с второго - шестого выходов поступают соответственно черезэлементы 3-7 задержки второго каскада, на второй - шестой входы коммутатора 8 второго каскада, который осуществляет переключения с периодомМТопереключения Т = -- . Отсчеты с пер 36вого - пятого выходов коммутатора 8второго каскада поступают соответственно"через элементы 9-13 задержкивторого каскада на первый - пятыйвходы арифметического блока 14 второго каскада, с шестого выхода коммутатора 8 второго каскада отсчетынепосредственно поступают на шестойвход арифметического блока 14 второгокаскада, который начинает вычислятьвторую итерацию БПФ, Коэффициентыпоступают с входов...

Номер патента: 1336030

Опубликовано: 07.09.1987

Авторы: Боровицкий, Гамкрелидзе, Завьялов

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...2 и синхросигналу С производится запись информации с входа 15 в первый ряд запоминающих элементов двухтактного регистра 6, Выход мультиплексора 12 находится в это время в состоянии Отключено,В третьем такте по сигналу Тз информация с выхода сумматора-вычитателя 7 поступает через мультиплексор 12 на выход 16,25 30 35 40 45 50 55 В четвертом такте по тактовому сигналу Т 4 информация с выхода сумматора-вычитателя 8 через мультиплексор 12 поступает на выход 16. Одновременно при единичном значении сигнала М 4 информация с выхода сумматора-вычитателя 8 через мультиплексор 11 поступает на вход двухтактного регистра 5 и записывается в первый ряд запоминающих элементов по сигналам Т 4 и С, Если сигнал М 4 имеет нулевое значение, то в регистр 5...

Номер патента: 1337797

Опубликовано: 15.09.1987

Автор: Маковей

МПК: G01R 23/00

Метки: быстрого, частоты

...уровня), блок6 адресации устанавливается в исходное нулевое состояние, цифровой кодпервого уровня из ПЗУ 7 подается на50ЦАП 8, с выхода которого соответствующее аналоговое значение уровня поступает на второй вход компаратора 3,Измеряемый сигнал подается навход схемы АРУ 1,55При достижении амплитудным значением сигнала заданной величины схемаАРУ 1 выдает импульс готовности в блок5 интервалов, который в момент бли 7 2жайшего перехода сигнала из - в"+" замыкает ключ 2, и сигнал проходит на первый вход компаратора 3,Последний срабатывает при достижениинапряжением сигнала первого заданного уровня и выдает импульс,поступающий на входы счетчика 4 для измерения целых и дробных частей периода иблока 6 адресации,где формируется адрес следующего...

Номер патента: 1337904

Опубликовано: 15.09.1987

Авторы: Васянин, Плешаков, Редькин

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...мноожителя И , задержанные на нужное число тактов элементом 8 задержки,Через К тактов импульсов ТИ на первом и нтором выходах арифметического блока 3, являющихся выходами элемента 7 задержки и умножителя 6, появляются одноименные разряды реэультата ао и а, . На выходе элемента 12 задержки появляется высокий уровень сигнала с выхода триггера 11, которым разрешается счетный режим счетчика 16 адреса и открывается коммутатор 21 сигналов записи. Запись указанных разрядов результата произнодится в блок 2 памяти по адресу, который определяется состоянием выхода счетчика 16.После выдачи в арифметический б.сок 3 последних разрядов операндов о ой,2 - 1аи, , аи, и Ысигнал переполи, фнеция с счетчика 15 адреса поступает на входи регистра...

Номер патента: 1343424

Опубликовано: 07.10.1987

Авторы: Борисов, Дашук, Демиденко, Куновский, Шихов

МПК: G06F 17/14

Метки: быстрого, действительного, преобразования, хартли-фурье

...на вход умножителя 11 и на промежуточный регистр 12, где он фиксируется по сигналу с выхода блока 1 синхронизации. На вход умножителя 11 поступает значение синусного коэффициента с выхода регистра 6 констант, произведение передается на вход коммутатора 13 и по сигналу с выхода блока 1 синхронизации поступает на вход сумматора 15, на другом входе которого имеется код операнда с выхода входногорегистра 5. С выхода блока 1 синхронизации на управляющий вход сумматора 15 поступает сигнал, задающий в нем выполнение вычитания операнда по первому входу из операнда по второму входу. Результат операции передается на входы коммутатора 18 и умножителя 16. По сигналу с выхода блока 1 синхронизации коммутатор 18 передает поступившее на его вход...

Номер патента: 1363245

Опубликовано: 30.12.1987

Авторы: Кухарев, Новоселов, Скорняков

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...на противоположный,при этом блоки 5-8 блокируются, а19-22 И открываются для передачи изрегистров 1-4 операндов в канал выполнения обратного БПФ, На выходеарифметического устройства формируется результат по цепи: сумматор-вычитатель 23 - блоки 24, 25 сумматоров,Г 2осуществляющие умножение на -коммутатор 26 - сумматор-вычитатель27 - блоки 14-17 элементов ИЛИ - выходы 28-31,Блок сумматоров работает следующим образомВходной операнд Х разрядностью Ипоступает на вход сумматора 38, надругой вход этого сумматора поступает значение операнда Х, сдвинутоена два разряда вправо, т,е, 0,25 Х;с выхода сумматора значение суммы1,25 Х, сдвинутое на три разрядавправо, т.е, 0,15625 Х, поступает навход сумматора 40. Параллельно сосложением в сумматоре 38...

Номер патента: 1369718

Опубликовано: 30.01.1988

Авторы: Доронин, Ковальская, Сыроедов, Чистякова

МПК: A23L 1/10

Метки: быстрого, круп, приготовления, производства

...Полученный готовый продукт имеет пористуюструктуру и восстанавливается в течение 4-5 мин.П р и м е р 3. Осущестнляют аналогично примерам 1 и 2,В отличие от примера 2 перловуюкрупу замачивают в растворе поваренной соли концентраций 297 с темпераотурой 18 С в течение0 ч, набухшийпродукт подвергают термообработке стемпературой поверхностей нагревао320 С в течение 12 мин. Полученныйпродукт обладает пористой структуройи быстро восстанавливается в течение3-4 мин.П р и м е р 4. Получение быстроразваривающегося продукта иэ рисовойкрупы.Крупу стандартной влажности замачивают н 307-ном растворе повареннойосоли с температурой 20 С н течение1 ч с последующей аналогичной термообработкой в течение 1 О мин при температуре кондуктивных...

Номер патента: 1377871

Опубликовано: 28.02.1988

Авторы: Брандис, Кузин, Куликов, Поляков

МПК: G06F 17/14

Метки: быстрого, преобразования, уолша-адамара

...изрегистров 4 - 4 , Вторая строка представляет поразрядные переносы и свторого выхода сумматора 5 записы 4 эвается в соответствующий из регистров 4- 4 .На сумматорах 5 з, 5 ц реализуется вычитание благодаря подключению инверсных выходов регистров 4.После и интеграций в регистрах 4формируются двухстрочные коды коэффициентов преобразования. По сигналуна входе 11 они могут быть переданы.на выходы 13 и 14 устройства. Приэтом на сумматорах двухстрочный кодпреобразуется в обычный однострочный.Формула изобретенияУстройство быстрого преобразования Уолша-Адамара, содержащее блоки элементов И с первого по 2+"-й (2 - размерность преобразования), 2 блоков элементов ИЛИ, регистры с первого по 2 -й, сумматоры с первого по 2"-й, причем...

Номер патента: 1383394

Опубликовано: 23.03.1988

Авторы: Мартюшев, Тетерин

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, фурье

...- во второй половине четвертого такта, а операцию вычитания - во второй половине (фиг.3,7), соответственно сумма КеА; + КеАКе 11 по сигналу из блока 16 принимается в выходной регистр 10 в середине четвер того такта, а разность КеАф - КеА г1к КеИ - по сигналу из блока 16 в конце четвертого такта в. выходной регистр 11.В пятом такте В умножителе 3 Вы 50 полняется умножение и произведениео/ 1 пйКеУ 0 по сигналу из блока 16 принимается в регистр 4, произведеоние 1 пй1 пй 0 по этому же сигналу принимается из регистра 4 в регистр 5, а во входной регистр 15 - действительная часть КеУ, во входной регистр 2 по сигналу из блока 16 принимается через коммутатор 1. с перво 394го входа устройства действительнаяочасть КеА исходного отсчета следующего...

Номер патента: 1388892

Опубликовано: 15.04.1988

Авторы: Зайцев, Нагулин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...из блока 14 оперативной памяти в нормальном порядке используется формирователь 6 адреса оперативной памяти, реализующий преобразование 55д кода Я , Я к9 о ступающего от формирователя 5 сигналов приращений по формуле,+ 9,+ (пюд 2), рс 1 К,1=К Кф 5,;= Режим обработки устройством комплексной входной последовательности во многом аналогичен режиму обработки действительной последовательности, поскольку реализуемые специальный алгоритм БПФ действительной последовательности и стандартный алгоритм комплексной последовательности имеют одинаковую структуру. Отличие заключается в следующем, В случае обработки комплексной последовательности при нулевом значении показателя весового коэффициента по управляющему сигналу от дешифратора 13...

Номер патента: 1392577

Опубликовано: 30.04.1988

Авторы: Каневский, Краснощеков, Сергиенко

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...ир р- ссстий хуг ьтпгскс)р 1 О питу)дст нд иифраГцр 2:5 пцрялк;3, к)тцрьи Б(с 1,(дс Нцр),(цкК оп(рднла А, котцрый здписыцде(сяе,В первый ре Истр 24 нцрялка при на.Ичии(.линицнцгц си н;ла нс 1 3 Нне 72. В Грет 1 с х)такте А и:3 Втцр 010 р(1 истрс 18 ч(.рс 3 1 р- ртий х)угЬиплксцр 10 полается нз вх)л ииц)ра 1 црс 2,5 ицрялкс, кОтцрый Вылдс кц,( Ьицря,кс 3 1 ис 1;1 .4, кцОрый срс Вин вс 1(.Г(51с колцм х из регистра 24 пцрялка в блоке 21СРс 3 13 И(.Н И 51, С ИГ ДС С БЫ ХОЛД КОТОРОГО, ПРОИ. (51ирез схему 1 31,пр(Б,я чу.1 ьгиплск 0 рцм 27 поря,(кд, кцтцрыи Ирцпъск;3 т м(3 чл(с),ьныи из пцр 5 Лкцц Х=)31,С ГХ ), 1.ЮГОРЫИ В КОНИ(. с 1 ктс 1 ЗДПИСЬ(вс 11.Я Б РСгистр 25. 11 ри этом нд иНне 74 лНицн,1си нал. д ц регисгр 2 с) прзндкцц Б р,зр ы111,...

Номер патента: 1397385

Опубликовано: 23.05.1988

Автор: Романов

МПК: B65G 69/20

Метки: быстрого, запани, открывания

...головкой, скошенной параллельными фасками, и от;верстием для ворота стопорного болта 16, фиксирующего палец 15 в поворотной головке 3.Устройство для быстрого открыва" иия запани работает следующим образом.Тросы 17 лежня жестко прижимают планками 10,к усеченному диску 6 посредством затягивания гаек на шпильках 9. Прикрепленные к верхней и нижней частям скобы 12 два тросовых поводка, соединенные общим кольцом,прикрепляют к тросу тягового механизма, снимают ограничитель скобы 12,для чего вынимают стопорный болт 16,в отверстие на головке пальца 15 1 О вставляют вороток и поворачиваютпалец 15 на четверть оборота, приэтом между скошенной фаской головкипальца 15 и скобой 12 образуется зазор.15 Далее вынимают палец 15, отходятна...

Номер патента: 1405976

Опубликовано: 30.06.1988

Авторы: Вербов, Романов, Рыжков, Шустров

МПК: B22F 9/10

Метки: быстрого, металлических, охлаждения, частиц

...элементаугол конусности внутренней стенкиокорпуса принимается 10 - 172, так кактогда зона скопления теплоносителявблизи охлаждающего элемента имеетминимальный объем и обеспечиваетсясвободный отвод паров теплоносителяиз зоны испарения.Температура на рабочей поверхностиохлаждающего элемента поддерживаетсяна требуемом уровне и определяетсятемпературой кипения теплоносителя,которая в свою очередь зависит от состава последнего и от давления в полости устройства. Давление регулируется количеством теплоносителя и интенсивностью теплоотвода от крышки.Выбор теплоносителя по температуре его кипения и мощности теплопередачи зависит от необходимой температуры рабочей поверхности охлаждающегоэлемента, его толщины и теплопроводности,Вторичное...

Номер патента: 1408442

Опубликовано: 07.07.1988

Авторы: Власенко, Лаппа

МПК: G06F 17/14

Метки: быстрого, вычисления, двумерного, преобразования, фурье

...записи блока 1 оператюной памяти и записывается в него по тем же адресам, по которым происходило счи 8тывание в первых 6 тактах. Это обеспечивается повторением управляющих сигналов на входах коммутаторов 4 и 5 (фиг. 3, 08 и О 6) при неизменном состоянии счетчика 8 строк и счетчика 9 столбцов. Таким образом, после вторых (и каждых четных) 16 тактов ГТИ 17 заканчиваются выполнение базовой операции и запись результата вычислений в блок 1 оперативной памяти. Полное выполнение первой (и каждой последующей) итерации осуществляется за 32 такта. На третьих 16 тактах ГТИ 17 начинается выполнение второй итерации первого этапа вычислений. При этом задним фронтом импульса с выхода триггеров 12-16 на 32 происходит переключение счетчика 8 строк в...

Номер патента: 1411777

Опубликовано: 23.07.1988

Авторы: Дивин, Иртегов, Климов, Полушкина, Скуратов, Солодилов, Щинов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...и В; и осуществляется запись адресов чтения этих операндов соответственно в регистры 21 и 23. 10С приходом (+2)-го тактового импульса результаты выполнения базовойь о Ф операции Х; и У (над операндами А и Ф ) Фиксируются в выходных регистрах арифметического блока 5 и посту пают на входы входного коммутатора 2 для записи в модули блока 3 памяти. По этому же импульсу адреса из регистров 21 и 23 переписываются соответственно в регистры 20 и 22 и пос тупают на входы коммутатора 15 адреса, на выходе которого формируются адреса записи результатов 1; и у 1,Управление коммутатором 15 адреса ,обеспечивается сигналами с блока 19 25 элементов И-ИЛИ, задержанными на два ,такта на триггерах 25 и 24, в соответствии с временными диаграммами.На выходе...

Номер патента: 1425707

Опубликовано: 23.09.1988

Авторы: Бунин, Гнатив, Шевчук, Ширмовский

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, уолша

...Сдвигающий вход регистра 1 сдвига К-го каскада управляется сигналом с выхода (2 К)-го элемента И, Срабатывание сумматора-вычитателя 2 К-го каскада синхронизируется сигналом с второго выхода (К)-го элемента И, Коммутатор 3 К-го каскада, управляемый с выхода (2 К)-го элемента И, работает с частотой в два раза больше, чем тактовая частота регистра 1 сдвига в К-ом каскаде, и на интервале каждого такта сначала выводит сумму, а затем разность, сформированные в К-ом каскаде.Р (МХ +Х,Х -Х; Х л; +Х.л , о ,- оХ ;, -Хл2 хТаким образом, каждый последующий каскад преобразования работает с тактовой частотой в два.раза больше, чем тактовая частота предыдущего каскада. Поэтому на выходе коммутатора 3 последнего и-го каскада преобразолвания с частотой...

Номер патента: 1425709

Опубликовано: 23.09.1988

Авторы: Золотой, Легонин, Садыхов, Шаренков

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...счетчиком 17 (И)-го адреса счетчик 33 обнуляется и на его выходе переноса формируется сигнал окончания процедуры перестановок, который поступает на вход узла синхронизации и запускает одно- вибратор 8, который устанавливает триггер 9 в "1", а счетчики 17 и 33 и триггер 32 обнуляется. Тем самым блок 4 адресации вновь готов к работе. При подаче на вход блока 4 адресации низкого потенциала запрещено формирование сигнала записи и реализуется режим считывания иэ блока 3.Процессор быстрого преобразования Фурье работает следующим образом.Исследуемый. процесс поступает на вход блока 1 вычисления коэффициентов фурье, на выходе которого формируются спектральные коэффициенты в обратном двоичном порядке, поступающие последовательно через...

Номер патента: 1443002

Опубликовано: 07.12.1988

Авторы: Визор, Гнатив, Ширмовский

МПК: G06F 17/14

Метки: быстрого, преобразования, уолша-адамара

...логического"0", который подается на вход 28 блока 25 синхронизации и запускает формирователь 31 импульсов. При этом на втором выходе формирователя 31. импульсов формируется положительюай им"пульс сигнала "4" (фиг. 4), который по переднему фронту сбрасывает счетчик 30 в нулевое состояние. По приходу тактовых импульсов Г (фиг. 4)на счетныи вход 27 счетчика 30 на .выходах первого (младшего), (и)-ии-го разрядов счетчика 30 Формируются5 14430 сигналы управления 1-3". По приходу сигнала Т с выхода (и)-го разряда счетчика 30 на первый вход формирова" теля 31 импульсов на втором выходе формирователя 31 импульсов Формируется сигнал "4" (Фиг, 4). Сигнал "4" через элемент И 32 Формирует сигнал "5" (Фиг. 4), Сигнал "6" Формируется в зависимости от...

Номер патента: 1444814

Опубликовано: 15.12.1988

Авторы: Савенкова, Шангин

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, операндов, преобразования, процессора, формирования, фурье

...разрядовсчетчика 10, начиная с второго. На 15первом выходе формируется последовательность адресов для записи операндов. Далее процесс продолжаетсяаналогично описанному выше и формируются адреса считывания адресов последней итерации, что соответствуетзначению единицы на пятом выходе дешифратора 12 (при И = 32), на выходе мультиплексора 33 устанавливается высокий уровень. При появлении 25сигнала ДШ 7 через элемент 22 сбрасываются регистр 23 и триггер 20.Работа счетчика 29 по входу "+1" блокируется. Устройство находится в состоянии готовности к исполнению следующей команды,Рассмотрим работу устройства приформировании адресов для операциибезызбыточного алгоритма БПФ.Как известно, для выполнения операции безызбыточного алгоритма...

Номер патента: 1444815

Опубликовано: 15.12.1988

Авторы: Карташевич, Курлянд, Приходько, Фомин

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, хартли

...с выхода блока 1 оперативной памяти.На выходе дешифратора 22 нулевой .операции формируется сигнал управления знаком, который через выход У 5 блока 3 управления поступает на тактовый вход накапливающего сумматора 5, причем уровень "О" соответствует операции сложения, уровень "1" - операции вычитания, на выходе дешифратора 22 нулевой операции формируется сигнал, поступающий на прямой и инверсный входы накапливающего сумматора 20, который формирует код номера такта выполняемого элементарного преобразования.На четвертом такте каждой итерации на выходе элемента И 25 формируется уровень "1", который поступает на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23, на другой вход которого поступает сигнал со старшего разряда счетчика итераций 18. На...

Номер патента: 1449096

Опубликовано: 07.01.1989

Авторы: Доронин, Жушман, Карпов, Ковальская, Сыроедов, Хейфец

МПК: A23L 1/10

Метки: быстрого, круп, перловой, приготовления, производства, рисовой

...структурой, сварен до состояния готовности, 35имеет конечную влажность н пределах7 и восстанавливается в холоднойводе за 2 миц.П р ц м е р 3. Рисовую кругу (нлаьцос гь 14%) унлажцяют водой с темпе" 40ратурой 65 С до влажности 25%. Увлажненную крупу экструдируют. Готовый продукт приобретает пористуюструктуру. Крупа сварена до готовности, Г-о конечная влажность 9 , и 15оца ьосстацанлинается н холодной во,це за 3 миц,П р ц м е р . Перловую крупу стандартцои влажности (14 ) унлажцяют воодсй с температурой 50 С до влажности20 ., Увлажненную крупу экструдируют.Готовый продукт пористый, сварен доготовности, имеет конечную влажность8% и восстанавливается н холодной воде в течение 3 мин.55П р и м е р ), Перловую крупу,имеющую .лажцость 14 ,...

Номер патента: 1462354

Опубликовано: 28.02.1989

Авторы: Демиденко, Кончак, Куновский, Чеголин

МПК: G06F 15/332

Метки: быстрого, действительного, преобразования, фурье

...На счетчике 4 по сигналу синхронизатора 1 формируется код адреса второго операнда, являющегося (х + М/2)-м входным отсчетом. С выхода блока 8 оперативной памяти , значение операнда поступает на входной регистр 7 и фиксируется в нем, Отсюда цифровой код попадает на входы мультиплексоров 10 и 11. На управляющие входы последних с синхронизатора623544 51 О 15 40 45 50 55 20 25 ЗО 35 1 поступает сигнал, вызывающий передачу этой информации на входы первого 12 и второго 13 сумматоров. Сумматор 12 осуществляет сложение операндов, поступающих на его входы, а сумматор 13 - вычитание. второго операнда изпервого. С выходов сумматоров 12 и 13 результаты поступают соответственно на входы мультиплексора 14,По сигналам с синхронизатора 1 этиданные...