Устройство быстрого преобразования уолша-адамара

СООЗ СОБЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУ БЛИН 09) 01 504 С 06 Г 15/3 ИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР У 918952, кл. С 06 Р 15/332, 1980.Авторское свидетельство СССР У 957320, кл. С 06 Р 15/332, 1980. (54) УСТРОЙСТВО БЫСТРОГО ПРЕОБРАЗОВАНИЯ УОЛША-АДАМАРА(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при цифровой обработке сигналов. Цель изобретения - повышение быстродействия устройства. Устройство содержит блоки 1, - 1 элементов И, блоки 2, - 2, элементов ИЛИ, элементы задержки 3-3,регистры 4-4 а, сумматоры 5 - 5, блоки 6-6,элементов И, сумматоры 7 -7 , информационные входы 8 -8, управляющие входы 9, 10, 11, устайовочный вход 12 выходы 13 -13Э 1 с 14 - 14 . Введение дополнительных блоков элементов И, элементов задержки, регистров и сумматоров позволило повысить быстродействие устройства благодаря использованию двухстрочных кодов операндов, не требующих междуразрядных перекосов в операциях суммирования. 1 ил.15 35 Изобретение относится к автоматике и вычислительной технике и может быть использовано при цифровойобработке сигналов.Целью изобретения является повышение быстродействия устройства.Функциональная схема устройствадля случая п=2(2 - размерность,преобразования) представлена.на 10чертеже.,УстройСтво содержит блоки 1 элементов И, блоки 2 элементов ИЛИ, .элементы 3 задержки, регистры 4.,сумматоры 5, блоки 6 элементов И,сумматоры 7, информационные входы 8,управляющие входы 9,. 10 и 11, установочный вход 12, выходы 13 и 14.Устройство работает следующимобразом. 20Перед началом вычислений регистры 4 сбрасываются в "0" по сигналуна установочном входе 12. В регистре 41-4 4 с информационных Входов 8чере, блоки 1 1 , 1 , 1, элементов И и блоки 2 элементов ИЛИ за-писываются 2"=4 отсчетов входногосигнала. Запись осуществляется посигналу на входе 9.Итерационный процесс вычислений 30в соответствии с алгоритмом быстрого преобразования Уолша-Адамара обеспечивается подачей единичного потенциала на управляющий вход 10 устройства.Особенность вычислительного процесса состоит в том, что результат суммирования на сумматоре 5 представляется двухстрочным кодом. Первая строка является поразрядной суммой и переписывается с первого выхода сумматора 5 в соответствующий изрегистров 4 - 4 , Вторая строка представляет поразрядные переносы и свторого выхода сумматора 5 записы 4 эвается в соответствующий из регистров 4- 4 .На сумматорах 5 з, 5 ц реализуется вычитание благодаря подключению инверсных выходов регистров 4.После и интеграций в регистрах 4формируются двухстрочные коды коэффициентов преобразования. По сигналуна входе 11 они могут быть переданы.на выходы 13 и 14 устройства. Приэтом на сумматорах двухстрочный кодпреобразуется в обычный однострочный.Формула изобретенияУстройство быстрого преобразования Уолша-Адамара, содержащее блоки элементов И с первого по 2+"-й (2 - размерность преобразования), 2 блоков элементов ИЛИ, регистры с первого по 2 -й, сумматоры с первого по 2"-й, причем информационный вход (2-1)-го (1=1-2 ) блока элементов И является 1-м информационнымвходом устройства, выходы (21-1)-го и 2-го блоков элементов И подключены к входам х-го блока элементов ИЛИ, выход 1-го блока элементов ИЛИ подключен к информационному входу 1-го регистра, прямой выход (2-1)-го Ц=1-2 ) регистра подключен к первым входам 1-го и (2"+1)-го сумматоров, прямой и инверсный выходы 21-го регистра подключены к вторым входам 1-го и (2+1)-го сумматоров соответственно, управляющие входы блоков элемейтов И с номерами 2 дподключены к управляющему входу ввода информации устройства, управляющие входы блоков элементов И с номерами 2 подключены к входу задания режима вычислений устройства, о тл,и ч а ю щ е е с я тем, что, с Ацелью повьппения быстродействия устройства, оно содержит блоки элементов И с (2 +1)-го по 2-й, 2 элементов задержки, регистры с (2" +1)-го по 2 "+ -й, сумматоры с (2"+1)-го по 2" -и, причем выход (2 +1)-го блока элементов И через 1-й элемент задержки подключен к информационному входу (2"+1)-го регистра, прямой выход (2 +21-1)-го регистра подключен к третьим входам 1-го и (2+1)-го сумматоров, прямой и инверсный выходы (2"+2)-го регистра подключены к четвертым входам 1-го и (2" " +3)-го сумматоров соответственно, выход поразрядных сумм и выход поразрядных переносов 1-го сумматора подключены к информаЬ+1 ционным входам 21-го и (2 +1)-го блоков элементов И соответственно, прямые выходы -го и (2"+)-го регистров подключены к информационным входам (3 2"+) -го блока элементов И, выходы которого подключены к входам (2" +)-го сумматора, выход (2 +)-го сумматора является 1-м выходом первой группы устройства, входы (2 +)-го сумматора подключены к выходам 1-й подгруппы второй группы устройства, управляющий вход (2 +)-го блока элементов И соединен с управляющим входом 21-го1377871 Составитель В. БайковТехредМ.Ходанич Корректор М. Пожо Редактор И, Рыбченко Заказ 875/46 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 блока элементов И, входы установки11 1в 0 всех регистров подключены к установочному входу устройства , управляющие входы блоков элементов И с (3 2 +1) -го по н+ 22 -й подключены к управляющему входу выдачи информации устройства.