Патенты с меткой «быстрого»

Номер патента: 647877

Опубликовано: 15.02.1979

Авторы: Арнаутов, Мищенко, Шебанов

МПК: H04L 7/04

Метки: быстрого, поиска, последовательностей, синхронизации

...а 5на другие - 0 первых составляющихс выхода переключателя 3, причемна первый коррелятор поступает перваясоставляющая, на второй - втораяи т.д. Дополнительный переключатель 109 находится в исходном состоянии,По истечении времени, отведенногона вычисление функции взаимной корреляции (ФВК, на выходе блока 6,задающего время анализа, вырабатывается сигнал, по которому анализатор5 анализирует знак ФВК в первомкорреляторе. Если знак положителен,что соответствует синфазности даннойсоставляющей, то анализатор анализирует знак ФВК во втором корреляторе, подключенном дополнительнымпереключателем 9, под воздействиемсигнала с выхода анализатора. Приэтом в блоке 7 выбора составляющейсигнала Фиксируется номер составляющей, ФВК которой в данный...

Номер патента: 656070

Опубликовано: 05.04.1979

Авторы: Гусев, Морозов

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...подключены соответственно ко входам вещественной и мнимой части второго комплексного числа устройства, а выходы этих блоков соединены со входами соответствующих регистров) выходы которых являются выходами устройства, входы вещественной и мнимой части первого комплексного числа устройства и входы заданияпостоянных коэффициентов устройства соединены соответственно со входами первого и второго сумматоров, выходы которых соединены со входами третьего множительного блока, выход которого соединен с первыми входами третьего и четвертого сумматоров, вторые входы которых подключены соответственно к выходам первого и второго множительного блока, а выходы третьего и четвертого сумматоров соединены со входами соответствующих...

Номер патента: 660057

Опубликовано: 30.04.1979

Авторы: Бычков, Грачев, Сабаев, Федоровская

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...быстродейстВия. Вся информаця редес комплексными числами. Емкость каждого блока памяти составляет 2" -комплексных чисел. Входная информация 1 Х=-2" выборок) поступает последовательно 2 первый вход вычислительного блока 1, После Л тактов сдвига в первый блок 4 памяти -го вычислительного блока 1 запишутся выборки сЛ 4номерами / с -- 1) по ЛХ/2)- 11, во)второй блок 4 памяти этого же блока выборки с номерами + - . После записи всей входной информации начинается собственно процесс обработки ес по алгоритму БПФ, Обработка состоит из л=т 1 опсЛ операций. В любой операции в каждом вычислительном блоке 1 пара комплексньх чисел х(/) из первого блока памяти и х + в ) нз второго одновременно поступает на входы сумматоров 8 и 9 арифм.етиче 10...

Номер патента: 723582

Опубликовано: 25.03.1980

Авторы: Каневский, Мадянова, Некрасов, Раубе, Федотов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...5 итераций записаны нули. Работа устройства начинается с подачи тактовых импульсов (ТИ) на вход счетчика 4 адреса. Выполнение одной итерации осуществляется за 4 такта, при этом на каждом такте в процессоре 3 параллельно реализуются формулы (1) и (2). При выполнении первого такта на первой итерации, которому соответствует состояние счетчика 4 адреса "00" и состояние регистра 5 итераций "00",происходит считывание эле- ментов а из секции А и а из секции В блока 1 памяти. В это же время на выходе линейки элементов И 10, входы которой определенным образом соединены с выходами счетчика 4 адреса и регистра 5 итерации, устанавливается адрес "ОО", который не изменяется на протяжении выполнения первой итерации и соответствует выбору весового...

Номер патента: 723584

Опубликовано: 25.03.1980

Авторы: Грибков, Кошелев, Мошков, Мусатов, Степукова

МПК: G06F 17/14

Метки: быстрого, каскадное, преобразования, фурье

...1 памяти, блоки 2 Формирования адресов, арифметические блоки3, коммутаторы 4, вход 5 и выход6. устройство работает следующим образом.По шине 5 вводится исходная инФормация, которая через 1-ый коммутатор попадает в 1-ый арифметический блок. Из 1-го блока памяти выбирается константа весовой функции и производится умножение очередного операнда исходного массива. Результат умножения записывается в некоторую ячейку 1 -го блока памяти. Адресация памяти как для записи, так и для считывания производится соответствующим блоком формирования адресов. Порядок включения коммутаторов, арифметических блоков, блоков формирования адресов обеспечивается блоком управления (на фиг. 1 не показан ).Основной режим - выполнение задачи быстрого преобразования...

Номер патента: 734707

Опубликовано: 15.05.1980

Автор: Грибков

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, фурье

...17 вводится новый исходный массив, по выходам 15, 16 выводится результат. В процессе ввода новой информации из последних двух операндов константы выделяются сразу, как только эти операнды записываются во входной регистр 13, последние разряды подаются в сдвиговый регистр. После окончания записи исходного массива в сдвиговом регистре хранится половина разрядов константы.Процесс вычисления начинается с выработки в адресном блоке 12 данньк адресов двух первых операндов, которые последовательно выбираются в выходной регистр 2. Управляющие сигналы по выходам 21 и 18 организуют соответственно запись последних разрядов в сдвиговый регистр и непропускание последних разрядов в промежуточные регистры 573 д 707 и 6, После принятия последних...

Номер патента: 734708

Опубликовано: 15.05.1980

Автор: Грибков

МПК: G06F 17/14

Метки: быстрого, преобразования, реализации, фурье

...организовать вычисление, что в процессе выполнения удается совмещать во времени определенные шаги, например, практически натом же оборудовании одновременно выполнять первые итерации для четных и нечетных операндов. Совмещение возможноввиду того, что в этом случае для одних 35 двухточечных преобразований фурье длянечетных операндов на первой, итерациине требуется операций умножения на константы, а дпя других (для четных) такаяоперация требуется, Отсюда следует, что 40 можно совместить эти итерации, изыскавдополнительный вычислительный ресурсдля выполнения удвоенного копичествасложения комплексных чисел. В предлагаемом устройстве такой ресурсудва ивается путем введения дополнительногоблока сложениявычитания, в других случаях можно обойтись...

Номер патента: 734713

Опубликовано: 15.05.1980

Авторы: Козлов, Мирошкин, Самарцев

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...квантования на верхней частоте всегда меньше минимальной длитель ности интервала Тв= (,0,1 - : 02 Тч, ыа средней частоте Т = Т а период квантования на низкой частоте ЗОт- .5- О Т. Синхронизируюшие импульсы стабилизированной частоты, необходимые для организации операций квантования, вырабать.ваются в устройстве 6 управления и поступают на выход дополнительного блока 16 управления, Блок 9 формирования адреса предназначен для выработки40 текуших адресов при операциях формирования массивов. Блок 8 приоритетов предназначен для обеспечения приоритетности выполнения операций пропессором при работе в реальном масштабе времени.45 Накопление количества выборок М , необходимого для реализации пропедуры быстрого преобразования фурье для...

Номер патента: 736113

Опубликовано: 25.05.1980

Авторы: Абашин, Блохин, Лосев

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...коммутатора сомножитедей, информационн:ые выходы регистров комплексной весовой функции соединены с первыми двумя информационными ьходами коммутатора сомножителей, выход которого соединен с информационным ьходом блока умножения, е его выход - с ьходами регистров произведений, выходы которых соединены с первыми четырьмя информационными ьходами коммутатора слагаемых, а выходы двух входных регистров одного числе соеди- ненЫ с пятым и шестым ьходеми ком 50 мутатора слагаемых, информационный выход которого соединен с информационным входом сумматора, а выход сумматора соединен с выходом устройства и с ьходами регистров слагаемых, выходы регистров слагаемых соединены соответственно с третьим и четвертым информационными ьходеми коммутатора...

Номер патента: 744598

Опубликовано: 30.06.1980

Авторы: Бочаров, Немшилов, Сергеев, Сулин

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...действия, выполняемые по каждому двухточечномупреобразованию,Обозначим:Хк а + Ь О сов 8:гдеЗначения выходных выборок -.7 и 2в ъвычисляются Чледукщим образомУ:.,+ (а+)Ь)=х;+Р;(Х +)У )(фк+,)ЬД,у.:, (а -Ь):х;+р.+(х+р )(а -Ь.Объединяя мнимые и действительные части, получаем2 Х+О Х Ь УРФ (У +О Ч +Ь Х ) Х +к Р кР 1 ИР кР Р 4 Е1 р 2" х;+Фх +Ь У +)(У,+а У -Ь х):хЗначения ге и гщ пересылаются навходы для выполненйя над ними очередных итераций.На чертеже представлена схема15 устройства.Устройство содержит матрицу ассоциативной памяти, состоящую из "- одйнаковых строк 1, коммутаторы 2ИС-Нс 1 память 3 коэффициентов,2 О регистр 4 маски, первый регистр 5,второй регистр б,Устройство работает следующимобразом,Каждая строка 1 (ячейка...

Номер патента: 750494

Опубликовано: 23.07.1980

Авторы: Арцатбанов, Гречишников, Телековец

МПК: G06F 17/10, G06F 17/14

Метки: быстрого, преобразования, фурье

...в избыточной двоичной системе счисления, выраженные цифрами Т, 0,1;Х - комплексный весовой коэффициент, выраженный цифрамиТ и 1.Проведение операнда А 1(К) на весовой коэффициент вычисляется по алгоритмуВеА.,(к) уффе К,Я Веа З. А;(у 4 3 аКк) м 1" ь,(к)ке 1-Ве ;(К 11 еч4)Так как каждый разряд комплексного весового коэффициента Я может принимать только значения 1 или 1 то произведения операнда АК) на весовой коэффициент И может быть получено путем формирования суммы или разностиь.Вел,к)Э Ь,(,к),ЙРЙ,К)-З А. (К),вещественной и мнимой частей операн.да А 1(К). Вещественная и мнимая части операнда А(К) подаются поразрядно,начиная со старшего разряда, по входам 1 и 2 в сумматоры 3 и 4. В сум- маторе 3 образуется сумма 51, а в сумматоре 4 -...

Номер патента: 752348

Опубликовано: 30.07.1980

Авторы: Альховик, Байков, Долгодров, Кабанов, Петушков

МПК: G06F 17/10, G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...слова устройства для выполнения БПф,и состоящий из двух.частей, в дальнейшем именуемыхсчетчиками итераций и шагов итераций.Вычисления в предлагаемом устройстве осуществляются в соответствиис выражениямиЮА = А+ Х В;(1)В =А - ХВ,х: еаза (-ЗютСн; Значения Х, у, 9 фиксируются врегистрах 1, 2 и 3, В блоке 10памяти хранятся константы Ь . Блоки5, б сдвига служат для умноженияна 2При обработке реального массивавхОдных данных может иметь местоследующее соотношение(4)О 3, Я ГНУ15гдеУ(0), Х(0) - знаковые РазРяды регистров .1п - вспомогательная функция;С - 4 о-;К (О о-ЯПоследняя Реализована при помощирегистра сдвига с начальной установкой Н= 2 и текущим содержимым Нфа,1 где 4 - номер итерации. З 0Устройство работает...

Номер патента: 777533

Опубликовано: 07.11.1980

Авторы: Богуславский, Пейсахов, Сминовский, Шерман

МПК: G01M 7/00

Метки: быстрого, нагружения, нагрузки, снятия

...пружиной, размещенной между дном стакана и торцом штока, и защелкой, закрепленной на 15 стакане в положении, обеспечивающем еесцепление с упором штока при перемещении толкателя на заданную величину. На фиг, 1 изображено о 0 ройство в исходном полоя то ке, в процессе нагружен Устройство содержит ко 2, соединенный со стакано ным внутри корпуса 1, и 5 возвратной пружиной 4. установлен шток 5 с упор ненный динамометрическо На стакане смонтирована щелка 8, Толкатель 2 нах ЗЭ те с кулачком 9, профиль777533 Фиг. 8 оставитель В. Финоге имонина Техред И. Пенчко Корректор Л. Орлов дактор Заказ 2269/11 НПО Поиск Изд.533 Тираж 1033 Подписное Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д....

Номер патента: 788114

Опубликовано: 15.12.1980

Авторы: Звягинцев, Павлусь

МПК: G06F 17/10, G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...номера гармоник, расположенных во 2 и4 кнадрантах. Если код одного из этихадресов появится на регистре 4 илина регистрах 4 и 12 однонременно, то 5 на втором выходе блока 11 образуется сигнал запрета арифметическихопераций и происходит выборка следукщих отсчетов. При появлении указанных кодов только на регистре 12, на 1 О первом выходе блока 11 возникаетсигнал, по которому устройство образования дополнительных кодов 10 формируют адреса памяти н дополнительном коде.Рассмотрим работу процессора на 15 примере 0=32 отсчетов. Согласно гра"фу БПФ для 0=8 порядок формированияадресов обращения к ОЭУ и ПЗУ показан по 4 итерации в таблице.Иэ таблицы видно, что коды каждой 2 О пари адресов ОЗУ, необходимых длявыполнения элементарной...

Номер патента: 841797

Опубликовано: 30.06.1981

Автор: Спицин

МПК: B23B 47/00

Метки: быстрого, инстру-mehta, переключения, подвода, привода, рабочуюподачу

...цель достигается тем, что в штоке буферного узла устройства переключения привода инструмента с быстрого подвода на рабочую подачу, состоящего из подвижного узла, несущего инструмент, конечного переключателя и буферного узла, который состоит из гидроцилиндра с перепускным каналом, шток которого жестко соединен с подвижным узлом, выполнена инерционная задвижка, содержащая подпружиненный золотник, который с одного конца контактирует с конечным переключателем, а с другого с механизмом, служащим для возврата золотника в исходное положение, причем золотник фиксируется в исходном положении подпружиненным толкателем,расположенным под углом к оси золотника.Инерционная задвижка в определенныймомент времени перекрывает перепускнойканал,...

Номер патента: 866561

Опубликовано: 23.09.1981

Авторы: Немшилов, Титов

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...числами. Дляодновременной передачи кодов во всеВ/2 арифметические блоки можно тополь.зовать выходы первых В разрядов регистра отсчетов, либо в соответствиис фиг.1, 1-ый разряд (6, ) и В 1 дополнительных разрядов 7 регистра отсчетов. Соединение выходов арифмети-5ческих блоков со входами регистровсдвига 3 - бсоответствует графуалгоритма БПФ (фиг,2).Устройство работает следующим образом. 20Исходные данные в виде И отсчетовисследуемого сигнала записываются вЮ разрядов 3 - б регистра отсчетов.Цепи записи на Фиг.1 не показаны, хотя для этой цели могут быть использованы входы а, Ь, с, д регистровсдвига 3 - 6Для реализации алгоритма БПФ осуществляются 1 ад Б итераций (графикна фиг.2 соответствует одной итерации). Данные на входы...

Номер патента: 875387

Опубликовано: 23.10.1981

Автор: Коваль

МПК: G06F 17/14

Метки: арифметическое, базовой, быстрого, операции, преобразования, фурье

...в моди.фицированном дополнительном коде, т.е, знакчисла записан в двух старших разрядах. Множители С и 8 представлены в дополнительномкоде и в каждом из них имеется еще одинслужебный разряд, расположенный левее знакового бита.Наличие единицы в служебном разряде гово.рит о том, что в операции (1) будет участво.вать число А, в противном случае выполняетсяоперация (2). Все числа, участвующие в опера.ции (1), по модулю меньше единицы и представлены в кодах с фиксированной запятойпосле знака. 15 го 25 50 35 40 4Перед началом вычислений производится одновременная загрузка операндов в регистры 1, 2, 7 и 8, и на управляющие входы устройства 10 и 11 поступают логические нули,Разряды множимых В и 0 иэ регистров 2 и 8, логически умноженные...

Номер патента: 877555

Опубликовано: 30.10.1981

Авторы: Немшилов, Титов

МПК: G06F 15/332

Метки: быстрого, выполнения, преобразования, фурье

...последовательности предварительной итерации до счетчик адресовустанавливается в состояние Оф. Сигнал0 с выхода Эо,поступая на входные по 55 4гические схемы всех разрядов счетчика,запрещает прохождение обратного переноса и разрешает прохождение прямого переноса (в сторону старших разрядов), вкпючая циклический перенос из ь -го разрядав 1 й,При передаче в блок ОП кода адресадня чтения операнда поступает сигнал опв.бъ)"й разряд счетчика адресов. Сигнал Спри передаче второго адреса серии вычитает единицу из адреса.Йоспедовательность адресов на другихитерациях преобразования д- Р, анапогична поспедоватепьности из итерации Э, но01все коды адресов и соответствии с правипом сдвига циклически сдвигаются (например, дпя Э- на разряд вправо, дпя...

Номер патента: 886005

Опубликовано: 30.11.1981

Авторы: Виноградов, Каневский, Мадянова, Некрасов, Сергиенко, Федотов

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...цикла выполнения базовой опера Эции БПФ, а в первые (и) тактов а ,ИК 41 а 1 о 1 11 а 21) =-К 11 ац. 211 1,2п,Сумматоры 2 совместнос регистром 6, 22 совместно с 27, 23совместно 1 с 28 и 24 совместно с 29произвбдят правый сдвиг и сложениеРа 1. а )о), а 211, а 12; 1=1,2,,и) соответственно. Таким образом,через каждые и тактов в конце каждого цикла получения базовой операции З 4БПФ в регистрах результатов оказываются результаты базовой операции А.)1,А 1, А 1 и А 2,.Устройство работает следующим образом. ИБлок 1 выдает операнды через каждые ф тактов. В блоке 2 записываются результаты каждые - тактов. ПустьИ416 тактов. В нулевом такте С из блока/и иэ блока 1 заносится в регистр 25, С пересылается в регистр 26, в этом а1 отакте С 2...

Номер патента: 888130

Опубликовано: 07.12.1981

Авторы: Николаев, Петкау, Самойлов, Успенский

МПК: G06F 17/14

Метки: быстрого, индексное, преобразования, процессора, фурье

...существенный выигрыш по быстродействию.Так как в течение цикла записи (считывания) ОЗУ адрес на выходе индексного устройства необходимо поддерживатьпостоянным, введение регистров позволяетодновременно производить запись (считывание) по уже сформированному адресу и формирование следующего адреса, в то время как в устройстве - прототипе этидва процесса осуществляются последовательно, один за другим, Это приводит к выигрышу в быстродействии в 2 раза посравнению с прототипом,Формула изобретения фИндексное устройство процессора быстрого преобразования фурье, содержащее 25 основной и дополнительный счетчики, сдвиговый регистр, блок управления, адресный Индексное устройство процессора быстрого преобразования фурье работает следующим...

Номер патента: 896631

Опубликовано: 07.01.1982

Авторы: Коваленко, Кухарев, Романов, Тупиков

МПК: G06F 17/14

Метки: быстрого, нулевыми, последовательности, преобразования, фурье, элементами

...в занесении в блок памяти, а также упростить конструкцию распределительного блока. второй выход которого соединен с первыминформационным входом блока умножения,выход которого является выходом устройства, выход блока синхронизации соединенсо входами синхронизации входйого блокапамяти, блока умножения, арифметическогоблока, блока памяти результатов и блокапамяти коэффициентов, дополнительно введенраспределительный блок, информационныйвход и вход синхронизации которого соедиЙен соответственно с выходом входного блока памяти и с выходом блока синхронизации, информационный выход и адресный выход распределительного блока соединены соот.ветственно со вторым информационным входом и с адресным входом блока памяти ре.зультатов, выход...

Номер патента: 807864

Опубликовано: 23.02.1982

Авторы: Наумов, Серафимович, Чуркин, Ярошевич

МПК: G21C 17/00

Метки: активной, быстрого, зоны, модель, мощности, нулевой, реактора, реакторе, ядерного, ячейки

...оболочка выполнена из материалов матрицы и конструкционных материалов.Отдельные реакторные ячейки (например, путем точечной сварки труб с повышенным содержанием материала матрицы) собираются в пакеты (касссты), обеспечивая таким образом безчехловую конструкцию кассст.На фиг, 1 приведены продольный и поперечный разрезы реакторной ячейки; на фиг. 2 - кассета активной зоны.Сердечник твэла 1 из ядерного топлива очехлован тонкостенной оболочкой 2; твэл, состоящий из сердечника 1 и оболочки 2, концентрически помещен в трубку 3 (например, стальную) с повышенным содержанием материала матрицы топлива (например К и Сг), имеющуо на одном конце стальную заглушку 4, на которую опирается твэл. Между оболочкой твэла 2 ц трубкой 3 пмс. ется...

Номер патента: 922763

Опубликовано: 23.04.1982

Авторы: Никонов, Шемаров

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...сигнал занесения в регистр 6на шестом выходе блока 1 управленияи сигнал восстановления счетчика2 на первом выходе блока 1 управления при сигнале на четвертом выходеблока 1 управления равному логическому нулю. в результате чего в 1 -омразряде счетчика 2 восстанавливаетсязначение логической единицы, а позаднему Фронту сигнала на шестом выходе блока 1 управления в регистр 6заносится адрес второго операндаи-ой пары, В первой половине пятого такта вырабатывается сигнал натретьем выходе блока 1 управления,по которому в счетчик 2 добавляется.единица и тем самым адресуется11-ая пара операндов, а во второй половине вырабатывается сигнал на первом выходе блока 1 управлений, присигнале на четвертом выходе блока 1управления, равному логическому...

Номер патента: 928362

Опубликовано: 15.05.1982

Авторы: Бахтиаров, Орлов

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...либо на вычитатель5 и сумматор 4 (текущие д 11) и одновременно результаты Ьщ в узел 3 задержки, Выходной коммутатор 6 направляет на выход каскада хранящиеся в узле 3 задержки результаты Ьщ либо результаты с сумматора 4 (текущие Ьк )и одновременно из узла 3 задержки задержанные там с 1 к на вычитатель 5 исумматор 4,4 Коммутаторы 7, стоящие после ных каскадов, выполняют операцикгде ) =О, 1, 2, (2 - 1),и- номер нечетного каскада, послекоторого стоит данный коммутатор.Умножители 8, стоящие после четырехкаскадов, вьгполняют операцию умноженияна поворачивающие множители где =0, 1, 2, , (М),ф е 3 йг1 ЗР( л - двоично-инверсное значение по п- целая часть числа,Параметры М, , , Д определяются используемым алгоритмом и, наприРмер, могут принимать...

Номер патента: 940168

Опубликовано: 30.06.1982

Авторы: Ерухимович, Зелькин, Казаков

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...блоке 11 реализуютсябазовые операции БПФ(4+4) (з) , р( )САфн(К ге Аг,оицгде й - число отсчетов;ДО 1 -й комплексный отсчет в ф-ойф итерапиьц, 7 9401информационными входами 38 и 39 ус;тройства,Б качестве реккурентного регистра 1сдвига в процессоре используется и -раз;рядный регистр сдвпга с линейной обратной связью, реализованной на сумматорах по модулю два.Регистр 1 сдвига, блок 3 элементовИ, коммутаторы 34 - 37, регистры 3033 образуют преобразователь двоичныхчисел Д"регистров в псевдослучайныеОпоследовательности,Регистр 1 сдипа, блок 2 элементовИ, селекторы 12 и 13, бпок 4 элементов ИЛИ образуют формирователь экспоненциальных коэффициентов БПФ Ф Р" .Регистр 1 сдвига, сумматоры 5 и 6по модулю два, элементы И 7 - 9 составляют...

Номер патента: 950995

Опубликовано: 15.08.1982

Авторы: Зеленский, Лагутин, Малкин, Невейкин, Ткаченко, Цехмистро

МПК: F16K 17/18

Метки: быстрого, выхлопа, клапан

...сеченлов,Целью изобретения явлние быстродействия за спропускной способностизапорного элемента.Поставленная цель достигается тем, что клапан быстрого выхлопа, содержащий закрепленный, в корпусе мембранный запорный элемент и каналы питания, сброса и подвода рабочей среды к потребителю, снабжен установленным в корпусе с воэможностью осевого перемещения стаканом, причем на одном из торцов стакана установлен мембранный 2 запорный элемент, через который канал подвода рабочей среды к потребителю сообщен с каналом питания, а на другом торце - тарельчатый запорный элемент, через который канал подвода ра го Красного Зиатиени,титут950995 Формула изобретения Составитель А.Степаков Н,Горват Техред М.Гергель Корректор О.БилаРеда Подписноекомитета...

Номер патента: 955085

Опубликовано: 30.08.1982

Авторы: Альховик, Дорофеев

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...входы сдвигателей 2 и 3.В сдвигателях 2 и 3 из кода 3 в соответствии с текущим номером шагаБПФи с учетом четности кода формируются адреса операндов А и В, которые считываются из блоков 10 й 11оперативной памяти.Пусть 3 333 д - двоичныйкод 3, На информационные входы сдви"гателя 2 поступает код Р 33.31.она информационные входы сдвйгателя 3 Р 333,3. Сигналы р и р вырабатываются блоком 6 анализа на четность в зависимости от четности кода3. Сдвигатели 2 и 3 осуществляют циклический сдвиг кода, поступающегона их информационные входы, наразрядов вправо. Старший разряд навыходе сдвигателей не используется,остальные разряды подаются на адресные входы блоков 10 и 11 оперативнойпамяти.В сдвигателе 4 определяется адресвеличины Ч", считываемой иэ...

Номер патента: 972517

Опубликовано: 07.11.1982

Авторы: Балтрашевич, Дергачев, Сорокина

МПК: G01R 23/00, G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...0,5. Результаты суммирования поступают в регистры суммы 23и 27 соответственно.51015 20 25 30 где с,35 40 формула изобретения 45 50 55 вому входу первого сумматора, выход которого подключен к входам первого 60 и второго регистров суммы, о т л и жит второй, третий, четвертый и пятый коммутаторы, второй сумматор,65 .третий, четвертый, пятый и шестой В третьем такте в квадраторе 15по поступающему с регистра суммы 23адресу определяется число (ВЕ В +В 1)которое затем насумматоре 21 складывается с поступающим через коммутатор 19 с регистра суммы.27 эначеГ 1 .нием -(КЕВ ) +0,5. Полученнаясумма записывается в регистр суммы 26, Одновременно на сумматоре 20определяется разность чисел 1,В) и111, поступающих с входных регист ров 4 и 5 через...

Номер патента: 991219

Опубликовано: 23.01.1983

Авторы: Аксенко, Галушка

МПК: G01M 7/00, G01N 3/307

Метки: быстрого, нагружения, нагрузки, сброса

...и защелку, закрепленную:на стакане,в положении, обеспечивающем еесцепление с упором при перемещениитолкателя на заданную величину, снабжено маточной гайкой, взаимодействующей с динамометрической пружиной,поршень выполнен с двухстороннимштоком, который установлен в поране с возможностью вращения и зафиксирован от осевого перемещения относительно поршня, а конец штока, обращенный ко дну стакана, выполненс резьбой, на которую навинчена маточная гайка. Регулировка создаваемой нагрузки осуществляется предва 35рительным поджатием динамометрической пружины маточной гайкой.На фиг.1 изображено предлагаемоеустройство;. на фиг. 2 - то же, в момент нагружения; на фиг.3 - вид Ана фиг. 2,19 4ную между дном стакана 2 и поршнем3 со штоком 4,...

Номер патента: 995096

Опубликовано: 07.02.1983

Автор: Зайцев

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...данные КеА, 4 А 1 г йеВ;:,Д., В веем и а, С;, ЗОКоммутатор 7 сомножителей направляет на умножитель 8 входные данные для получения промежуточных произведений (соответственно по четырем тактам текущей базовой операции, которые 35 последовательно записывают в регистр 9 произведения: в конце первого тактапроиэведение ВеВ; КеС, в конце второго - 38; Д С,в конце третьего - ВеВ;Зя 1 Си в конце четвертого 40 .53; . ВеС;. В первой половине второго такта на сумматор 11 через коммутатор 10 поступают йеА; из входного регистра 1 и первое произведение. Эта частная сумма записывается в конце первой половины второго такта в регистр 12. В течение первой половины третьего такта комму.атор 10 подает на сумматор 11 новое произведение иэ регистра 9 и...