Патенты опубликованные 23.09.1986

Номер патента: 1259245

Опубликовано: 23.09.1986

Автор: Сморчков

МПК: G06F 7/02

Метки: двоичных, разрядных, чисел, экстремального

...элементов И-НЕ 4,;, следующего узла 1; сравнения ичерез узлы 2 2, 2переносов на соответствующие элементы И-НЕ 4 ы,2, 4,;+ 4, устанавливает на их выходах сигнал логической единицы, исключив тем самым соответствующие числа А из рассмотрения.В результате на информационных выходах 8, - 8 устройства формируется код максимального из чисел А - А аЭ на одном (или нескольких, в случае равенства нескольких максимальных чисел) из адресных выходов 9, - 9 номер которого соответствует номеру максимального числа, устанавливается сигнал логической единицы.Если на выходы 7 - 7 числа подавать в инверсном коде, то на выходах 8 - 8 формируется инверсный код минимального иэчисел.формула и з о б р е т енияУстройство для определения экстремального...

Номер патента: 1259246

Опубликовано: 23.09.1986

Автор: Ваврук

МПК: G06F 7/08

Метки: данных, упорядочения

...операндов, содержащихся в регистрах 2 номеров операндов. На второй вход каждой чз схем 4 сравнения подается номер операнда из соответствующего регистра 3, На выходе той схемы 4 сравнения, в которой совпадают номера операндов формируется выходной сигнал, по которому операнд с регистра 3 через выбранный блок элементов И 6 поступает на входы блоков элементов И 5, Одновременно значение выбранного операнда поступает на блок 9 сравнен%я, где сравнивается со значением, записанным в регистре 8. При сравнении на выходе блока 9 вырабатывается сигнал, который вместе с присутствующим тактовым импульсом и сигналом на одном из выходов регистра 1 сдвига формирует на выходе соответствующего блока элементов И 10 единичный уровень, по которому операнд...

Номер патента: 1259247

Опубликовано: 23.09.1986

Авторы: Аристов, Можчиль

МПК: G06F 7/38

Метки: арифметико-логическое, многофункциональное

...переносаустройства и с инверсными выходамивторого и первого элементов ИЛИ логических модулей первого, второго, третьего и четвертого разрядов, инверсные выходы третьих элементов ИЛИ которых являются соответствующими разрядами выхода результата устройстваи соединены с соответствующими входами первого элемента И, выход которогосоединен с первым входом первого элемента ИЛИ, прямой выход которого является выходом результата сравненияустройства, выходы сигнала образова-"ния переноса и переноса которого соединены соответственно с первым и вторым выходами блока ускорения перено 7 125 са, инверсные выходы вторых элементов ИЛИ логических модулей первого, второго, третьего и четвертого разрядов соединены с соответствующими входами второго...

Номер патента: 1259248

Опубликовано: 23.09.1986

Авторы: Борисова, Моисеев, Наумова

МПК: G06F 7/38

Метки: арифметическое, плавающей, точкой

...соединен с выходом второгоэлемента И к с первым входом второгоэлемента ИЛИ, четвертый управляющийвход коммутатора соединен с вторымивходами первого и второго элементовИЛИ и с выходом третьего элемента И,первый вход которого подключен квыходу первого элемента НЕ и к первым входам первого и второго элементов И, второй вход третьего элемента И подключен к выходу второгоэлемента НЕ и к второму входу второго элемента И, третий и четвертыйвходы третьего элемента И подключенык выходу третьего элемента НЕ и квыходу неравенства нулю четвертогошифратора соответственно, выходынеравенства нулю второго и третьего32 12 9248 бб б шифраторов соединены с входом второго элемента НЕ, вторым входом первого элемента И и с входом третьегоэлемента НЕ, с...

Номер патента: 1259249

Опубликовано: 23.09.1986

Авторы: Андреев, Лужецкий, Соболева, Стахов, Черняк

МПК: G06F 7/40

Метки: иррациональными, кодов, основаниями, последовательный, сумматор

...с целью расширения функциональных возможностей за счет обеспечения возможности выполнения операции вычитания чисел, представленных кодами с иррациональнымиоснованиями, в последовательный сумматор введен блок формирования знаковых сигналов, первый и второйинформационные входы которого соединены соответственно с входами знаковых разрядов первого и второго операндов последовательного сумматора,шестой выход регистра соединен сшестым адресным входом блока формирования дополнительных сигналов исигнала суммы и с управляющим входомблока формирования знаковых сигналов, первый выход которого соединенс входом знака операции блока формирования дополнительных сигналов исигнала суммы, а второй выход - свходом знака результата текущей операции...

Номер патента: 1259250

Опубликовано: 23.09.1986

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: векторное, деления

...меняются,они записываются в регистр 25, идва следующих младших разряда, которые в следующем шаге сложения могут 20измениться. Эти разряды записываются в регистр 23. Запись в регистры25 и 23 осуществляется по сигналуС,. Одновременно в этом же такте производится анализ на нуль самого стар шего разряда схемой 24 сравнения снулем. Если этот разряд нулевой, токоммутаторы настраиваются так, чтона выход 27 поступает информация сшестого разряда регистра. 16, а на Зовыход 28 - с третьего разряда регистра 25. Полученный в первом шаге разрядчастного в дальнейшем не изменяетсяи по сигналу С поступает на выходячейки. П р и м е р. Рассмотрим деление двух чисел Д = О, 111111 и Э = 0,333333, Ь = 0,10101 После первых двух тактов в регистре 15 имеем 11,...

Номер патента: 1259251

Опубликовано: 23.09.1986

Авторы: Кургаев, Опанасенко

МПК: G06F 7/52

Метки: деления

...55 циклов на равенство нулю,Если значение на выходах счетчика 55ненулевое,то выполняется переход к микрокоманде 2, в другом случае на выходе 26 блока 7 управления устанавливается значение логической единицы,что говорит о получении всех требуемых разрядов значений частного и обокончании процесса деления.При выполнении микрокоманды 11 результат с выходов регистра 10 черезмультиплексор 13 под управлением сиг 1259251нала с выхода 22 блока 7 управлени записывается в регистр 1, и осуществляется возврат к микрокоманде 7.Блок 7 управления (фиг,2) работает следующим образом. 5С приходом сигнала "Пуск" МПр 1. разрешает прохождение тактового импульса через элемент И 48 на вход инкремента счетчика 33 адреса, содержимое которого...

Номер патента: 1259252

Опубликовано: 23.09.1986

Автор: Масленников

МПК: G06F 7/52

Метки: дополнительном, коде, последовательно-параллельное, умножения, чисел

...старшей пары разрядов множителя. В результате аналогичных преоб-.разований получается последовательный код произведения мантиссы множимого на младшие 2( -1) разряда кодамножителя. Младший разряд (л)-й парырегистра 1 представляет собой старший разряд мантиссы множителя, астарший разряд - знак множителя, Преобразования относительно старшегоразряда мантиссы множителя аналогич,ны преобразованию в предыдущих звеньях,а преобразования относительнознака множителя сводятся к вычи-.танко кода мантиссы множимого вслучае отрицательного множителя,Таким образом, преобразование,приведенное к второму входу( -Иго сумматора 5, сводится ктабл.2,В соответствии с табл,2 и-й коммутатор 4 звена должен. подключить код с шины 8 (М) либо код с шины 9 (2 М)....

Номер патента: 1259253

Опубликовано: 23.09.1986

Автор: Плющ

МПК: G06F 7/52

Метки: вычислительное

...поступлении заднего фронта импульса реверсивные счетчики 5.1 и 5.2 устанавливаются в состояние, соответствующее коду 00011 . = 3..% В этом случае схема 6,1 сравнения в соответствии с табл.2 вырабатывает значение нуля на своих выходах, и в соответствии с табл. 1 импульсы на вход реверсивного счетчика 5.1 через коммутатор 4.1 не поступают,На четвертом такте работы устрой,ства в соответствии с табл.З на выходесумматора 10 образуется следующее значение кода:01001 - код на выходе регистра 1100011 - код на выходе груйпы элементов И 9.1000000 - код на выходе группы элементов И 9.200 - код на третьем и.четвертом выходах блока7 памяти управляющихкодов01100 - код на выходе сумматора 10которое по переднему фронту импульса записывается в...

Номер патента: 1259254

Опубликовано: 23.09.1986

Автор: Шостак

МПК: G06F 7/52

Метки: умножения, чисел

...навыходах преобразователей 8 двоичногопространением переноса. Образованная на выходах десятичйого сумматора 9 сумма записывается в соответствующие разряды регистра 3 произведения, в первый разряд которого поступает зна чение результата, сформированного на первом выходе первого преобразователя 8 двоичного кода в десятичный.Предлагаемое устройство для умножения чисел может быть принято за ос-. нову при разработке универсального быстродействующего устройства умножения десятичных и двоичных чисел. Для этого необходимо вместо десятичного сумматора 9 использовать в устройстве универсальный сумматор для сложения двоичных и десятичных чисел. Такое устройство при умножении десятичных чисел работает так же, как и рассмотренное. Основное отли"...

Номер патента: 1259255

Опубликовано: 23.09.1986

Автор: Краснобаев

МПК: G06F 7/72

Метки: вычитания, модулю, сложения, чисел

...регистра 6 через эле 1259255мент ИЛИ 7 поступает на выход 8 устройства.Режим определения (А-В)шод Р, присутствует сигнал шины 26. С выхода умножителя 15 через открытый элемент И 24 импульсы сдвигают содержимое регистра 27 на В и двоичных разрядов вправо. Сигнал с выхода элемента И 19 открывает (А+1)-й элемент И 29, через который содержимое (А + + 1)-го разряда регистра 27 через элемент ИЛИ 30 поступает на выход 31 устройства.Режим определения АВ(шод Р), присутствует сигнал шины 28. В этом случае одновременно открыты (А+1)-вые элементы И 5 и 29. Таким образом, на входы квадраторов 32 и 33 поступают сигналы, соответствующие значениям (А-В)шой Р и (А+В)шод Р. Вы читатель 34 определяет результат операциисЕ = Г(А+В)шой Р пюс 1 Р - (Аз2.-...

Номер патента: 1259256

Опубликовано: 23.09.1986

Автор: Макаров

МПК: G06F 7/52

Метки: вычислительное

...делимого сдвигается в сторону младших разрядов на величину кода порядка, в данном случае на 9 разрядов т.е. осуществляется деление3кода делимого на 2 , Код с выхода сдвигателя 1 поступает на сумматор 2, разрядность Н которого должна быть больше 1 = и+2 -1 (где- разрядность кода порядка; ь - разрядность кода делимого), определяется максимальным значением интеграла, которое может быть получено в реальном устройстве. На старшие Ивходов сумматора по первому слагаемому пода ется сигнал с (ь +2 -1)-го выхода сдвигателя 1. Сумматор 2 и регистр 3 результата, замкнутые в кольцо, образуют накапливающий сумматор. Регистр 3 срабатывает по заднему фронту сигнала на синхровходе, который поступает с управляемого делителя 4 частоты. При подаче на е...

Номер патента: 1259257

Опубликовано: 23.09.1986

Авторы: Боюн, Головин, Козлов

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...кода первого приближенного значения ре.40зультата, который с выхода сдвигателя 14 поступает на вход первого слагаемого сумматора 9, где складываетсяс инверсным кодом номера старшей единицы содержимого направливающего сум.45матора-вычитателя 7, поступающим навход второго слагаемого сумматора 9,и кодом на сигнальном выходе нуля,поступающим на вход переноса в младший разряд сумматора 9. Таким образом, на сумматоре 9 вычисляется разность между кодом номера старшейединицы в содержимом сумматора-вычитателя 2 и номером старшей единицы в содержимом накапливающего сум- Ыматора-вычитателя 7. В первой итерации, когда содержимое накапливающего сумматора-вычитателя 7 приращений равно нулю, в регистр 10 записывается код номера старшей единицы...

Номер патента: 1259258

Опубликовано: 23.09.1986

Авторы: Селезнев, Спирин

МПК: G06F 7/544

Метки: аппроксимации, кусочно-линейной

...каждым импульсом, поступающим с выходов третьего и четвертого элементов ИЛИ 12 и 13, первый и второйпреобразователи 14 и 15 преобразуюткод, поступающий на вход этих преобразователей с информационных выходов первого и второго входных регистров 16 и 17 соответственно, в числоимпульсов. Количество импульсов, получаемых на выходах первого и вто 1259258рого преобразователей 14 и 15, соответствует значениям кодов, записанных в впервом и втором входных регистрах 16 и 17. Импульсы с выхода. первого преобразователя 14 поступают на первый вход второго элемента ИЛИ 9, а импульсы с выхода второго преобразователя 15 - на импульсный вход второго сомножителя умножителя 11 импульсов, который является первым входом ключа 27 умножителя 11 импульсов. Через...

Номер патента: 1259259

Опубликовано: 23.09.1986

Авторы: Ваврук, Мельник, Цмоць

МПК: G06F 7/552

Метки: вычисления, комплексного, модуля, числа

...единица, элемент ИЛИ в10 вырабатывает сигнал "0", который запрещает прохождение импульсов через второй элемент И 12, Сигнал с инверсного выхода элемента ИЛИ-НЕ 10 поступает на элемент 14 задержки, на котором задерживается на время, пока в устройстве выполняются преобразования в соответствии с формулой (1), а из элемента 14 задержки поступает на первый элемент И 11, разрешая прохождение через него импульсов. Эти импульсы поступают на вычитающий вход счетчика 13 и тактовьй вход регистра 9 сдвига. С каждый импульсом содержимое регистра 9 сдвигается на разряд вправо, а из содержимого, счетчика 13 вычитается единица. Когда содержимое счетчика 13 становится равным нулю, сигнал с его выхода запрещает прохождение импульсов через первый...

Номер патента: 1259260

Опубликовано: 23.09.1986

Авторы: Веревкин, Ильин, Мануйлов

МПК: G06F 9/00

Метки: выборкой, команд

...2 памяти в первый регистр 3, последовательно переписывается из регистра в регистр, освобождая первыйрегистр 3 для записи очередной команды и последовательно заполняя 35 регистры.Сигнал запроса с входа 11 устройства через открытый элемент И 43(предполагается что сигнал "Пропусккоманды" на вход 13 не поступал) пос 40 тупает на выход 15 устройства, сопровождая информационный код на выходах 14 устройства. Этот же сигналсбрасывает п-й триггер 8, в результате чего открывается одноименный45 элемент И 6, что свидетельствует оготовности п-го регистра 3 записатьинформацию из (п) -го регистра 3и т.д. Таким образом, при поступлении каждого сигнала запроса на вход50 11 устройства и непустом буфере команд происходит считывание очередной команды из...

Номер патента: 1259261

Опубликовано: 23.09.1986

Автор: Омаров

МПК: G06F 15/16

Метки: вычислительной, системой, централизованного

...работоспособных процессоров 2, управляющий процессор 1 осуществляет распределение ресурсов и производит загрузку процессоров 2 программами и данными следующим образом. По шине 12 выдается номер процессора 2, который дешифруется дешифратором 45,и открывается коммутатор 46, и по шине 13 осуществляется загрузку блока 39 памяти процессора 2. Кроме того, на регистре 30 текущего адреса команд процессора 2 устанавливается начальный адрес ячейки выполняемой программы, Затем осуществляется загрузка Формирователя 3 циклов, по шине 9 выдается адрес ячейки блока 48 памяти, а по шине 9 - управляющий код. По окончании загрузки блока 48 памяти в счетчик 47 записывается начальный адрес ячейки программы формирования циклов решения задачи. Далее...

Номер патента: 1259262

Опубликовано: 23.09.1986

Автор: Потоков

МПК: G06F 9/22

Метки: микропрограммное

...в блоке 2 элементов ИЛИсостоящем из и трехвходовых элементов ИЛИ, где и - разрядность адресного кода на выходах счетчика 1 адресов. Активным уровнем навходах блока 2 элементов ИЛИ является высокий уровень сигнала. При этом 35осуществляются три основных режимаФормирования параллельного кода наинформационном входе счетчика. 1 адресов,Режим занесения начального адреса 40микропрограммы. После подачи на вход19 устройства импульса запуска(фиг. 3 и 4, У 1, У 2, УЗ, У 4) на выходах регистра 4 микрокоманд появляет- .ся исходная микрокоманда, которая 45определяет на выходе 26 низкий (нулевой) уровень, а на выходе 22 - нулевой код, определяющий независимо откода на выходах блока 11 приоритетного ветвления нулевой код на выходах 5 Опамяти 12, В то...

Номер патента: 1259263

Опубликовано: 23.09.1986

Авторы: Веревкин, Кремез, Петрунек, Роздобара

МПК: G06F 9/36

Метки: выборки, команд

...12, и кодом разности содержимых счетчиков 1 и 5, Микропрограммный автомат 31 анализирует поступление запроса от устройства для выборки команд на входе 23 и от других абонентов на входе 18. Если на входе 18 есть запросы, то МПАвыполняются микропрограммы их обслуживания. После обслуживания всех запросов на входе 18 МПА 31 переходит к обслуживанию запроса устройства. На выходе 33 МПА формируется адрес канала коммутаторов 26 и 27, соответствующий входам 21 и 22, .вследствие чего на адресный вход блока 28 памяти поступает адрес начала команд, а в счетчик 29 записывается код длины считывания групп команд. Ло сигналу с выхода 34 МПА выполняется считывание одной команды с блока 28, которая поступает на выход 25. По сигналу на выходе 24 МПА эта...

Номер патента: 1259264

Опубликовано: 23.09.1986

Авторы: Ганитулин, Попов

МПК: G06F 7/06, G06F 9/46

Метки: загрузки, файлов

...ИЛИ 20 элемент И 25 закрыт по инверсному входу, и, кроме того, элемент 1 3, открыт, и на его выходе формируется единичный сигнал, открывающий элемент И 14.Очередным импульсом генератора 21 содержимое счетчика 24 становится равным двум, при этом на второй выходе дешифратора 23 формируется единичный сигнал, по которому запись файла из регистра 1 передается в регистр 16 через элемент И 15 . Че реэ некоторое время устанавливается в "О" регистр 1.Так как после установки в "0" регистра 1 выходные сигналы всех схем 12 сравнения становятся равны ми нулю, открывается элемент И 25 по инверсному входу нулевым сигналом с выхода элемента ИЛИ 20, и задержанным импульсом генератора 21 со счетного входа счетчика 24 эле ментом 11 задержки...

Номер патента: 1259265

Опубликовано: 23.09.1986

Авторы: Ганитулин, Попов

МПК: G06F 9/50

Метки: выбора, групповых, заявок, приоритета

...заявки аналогична. По сигналу сравнения с выхода открытого элемента И 4 разрешается передача содержимого соответствующего регистра 16 через блоки 17 и 18 на входы блоков 19, Если двоичный код типа заявки в предыдущем цикле такой же, т.е. для обслуживания данной заявки требует- .ся уже занятый функциональный блок, о чем свидетельсвует единичное состояние соответствующего разряда регистра 21, то соответствующий блок 265 419.закрыт, и нч в одной схеме 20сравнения единичный сигнал не формируется. Поэтому до очередного импульса генератора 5 состояние счетчика14 не меняется, и нулевой сигнал свыхода схемы 12 сравнения разрешаетдальнейшую работу счетчика 7.Процесс выбора разнотипных заявок продолжается до тех пор, покане произойдет...

Номер патента: 1259266

Опубликовано: 23.09.1986

Авторы: Ларченко, Фурманов, Холодный, Ялинич

МПК: G06F 9/50

Метки: переменного, приоритета

...своим подбпоком 25, причем старший разряд кода обрабатывается первым подблоком 25 (на Фиг,2 слева),. Сигналы старших разрядов кодов, прошедших через элементыИ 4 соответствующих блоков, беспрепятственно поступают с входов б соответствующих блоков 5 на40 их выхоцы 8 и далее на входы первого элемента ИЛИ 11 группы, на выходе которого Формируется значение старшего разряда наибольшего кода приоритета, поступающее на входы 7 всех первых подблоков, В случае нулевого результата элементы НЕ 28 всех первых подблоков формируют единицы, которые через элементы ИЛИ 27 первых подблоков поступают на элементы И 2650 всех последующих подблоков, разрешая их работу. В случае единичного результата элементы ИЛИ 27 первых подблоков запрещают работу всех пос-....

Номер патента: 1259267

Опубликовано: 23.09.1986

Авторы: Андреев, Леухин

МПК: G06F 11/25

Метки: анализатор, логический

...памяти данных. Поскольку при пуске записи в счетчик 36 записан нулевой код с выхода задатчика 34, импульс переполнения на выходе счетчика 36 появляется после отсчета им числатактов регистрации, равного числу ячеек памяти в блоке 3 памяти данных. Низкий уровень сигнала на втором выходе буферного регистра 30, инвертируясь на первом элементе НЕ 39, разрешает прохождение импульса переполнения счетчика 36 через элемент И 40. Этот импульс, проходя далее50 через элемент ИЛИ 46, сбрасывает в нулевое состояние триггер 47 разрешения, чем запрещается дапьнейшая выработка тактовых последователь 55 ностей формирователем 48 и, следовательно, фиксация входного потока данных. Таким образом, в блоке 13 па 26 8мяти данных записана информация об изменении...

Номер патента: 1259268

Опубликовано: 23.09.1986

Авторы: Миневский, Михайличенко

МПК: G06F 11/30

Метки: дешифраторов

...появление нуля на первом контрольном выходе 18 устройства.Единичный сигнал с выхода элемента ИЛИ-НЕ 8 поступит на инвертор 9, что вызовет появление нуля на втором входе элемента И 14, запретив, тем самым, прохождение ложного сигнала 0 ошибки, с выхода первого элемента ИЛИ 10 .на первый вход второго элемента ИЛИ 11 и второй, контрольный выход 19 устройства.В случае появления неисправности 5 типа обрыв на выходе одного из элементов 4-6 неравнозначности или. элемента ИЛИ 10, на входе элемента И-НЕ 15 появится нуль, этого достаточно, чтобы единичный сигнал с его 20 выхода поступил на первый вход второго элемента И 13, на втором входе которого уже присутствует единичный сигнал с выхода элемента ИЛИ-НЕ 8 в результате единичныи сигнал ошибки...

Номер патента: 1259269

Опубликовано: 23.09.1986

Авторы: Дрозд, Карпенко, Полин, Соколов, Шипита

МПК: G06F 11/08

Метки: модулю, умножения, чисел

...14 по модулюдва. В зависимости от значения парафазного кода один из знаков, снимаемых с выходов сумматоров 13 и 14 помодулю два, транслируется с входабез изменения, а другой - инвертируется. Для значения парафазного кода(1,0) инвертируется знак произведения ог г. С выходов первого 9, пятогс13, третьего 11 и шестого 4 сумматоров по модулю два значения знаковпроизведений поступают на вторые входы сумматоров по модулю два соответственно первой, второй, третьей ичетвертой групп. На первые входысумматоров 15 и 16 по модулю два первой группы поступают контрольныеразряды вычета по модулю ш=З отбрасываемых разрядов произведенияо,фНа первые входы сумматоров 17 и 18по модулю два второй группы поступа"ют контрольные разряды вычета по мо"дулю ш=З...

Номер патента: 1259270

Опубликовано: 23.09.1986

Автор: Киселев

МПК: G06F 11/26

Метки: блоков, цифровых

...и о начинается контроль следующих групп сигналов цифрового блока.Если цифровой блок неисправен, то к концу некоторого периода Т элементы И 40 вырабатывают сигнал П 40=0, 21 так как триггеры регистра 5 записи реакции, обнаруживающие неисправные сигналы (т.е. те из сигналов первой и второй групп выходов мультиплексора 4, которые остаются неизменными в течение Т), остаются в нулевых состояниях. Сигналом П 40=0 запрещается формирование И 24, а по окончании ТИ 23 триггер 41 переключается в "0", и вырабатывает сигнал П 25 общей неисправности цифрового блока,35 информация и неисправности которого индицируется блоком 3 при П 20=1. В этому случае изменить содержимое счетчика 2 можно лишь с помощью изме-.40 нения сигналов П 14 и П 15. Если...

Номер патента: 1259271

Опубликовано: 23.09.1986

Авторы: Голубцов, Ершова, Пархоменко, Харламов

МПК: G06F 11/26

Метки: тестов, формирователь

...контролируемого блока или длина тестнабора), который592 1 Ь имеет на соответствующем информационном входе уровень логического О.Рассмотрим пример обхода импуль-. сом установки разрядов Формирователя тестов, определенных блоком определения входов-выходов как выводов кон" тролируемого блока 18 и блока 19 хранения эталонов при следующих условиях: первый разряд определен бло" ком 23 как выходной вывод, а второй разряд определен как входной вывод логических блоков, В этом случае высокий логический уровень с выхода триггера 1 пуска установочного импульса поступает через открытый элемент И 9.1, элемент ИЛИ 15. на инФормационный вход триггера 7.2, а импульс от генератора 16 тактовых импульсов поступает на синхровход 10 15 триггера 1,...

Номер патента: 1259272

Опубликовано: 23.09.1986

Автор: Быков

МПК: G06F 13/00

Метки: датчиков, дискретных, информации, сбора

...относится к автоматике и вычислительной технике. В изобретении решается задача повьппения помехозащищенности устройства, что достигается введением генератора импульсов н в каждый входной канал трех элементов НЕ, пяти элементов И-НЕ, двух ВЯ-триггеров и второго З-триггера, причем выход генератора импульсов соединен с входом . второго элемента НЕ каждого входного канала. Это позволяет повысить зациту устройства от многократньк помех, помех. с большими длительностями на фронтах н срезах и помех любой длительности 2 ил.5 1259272 бход пятого элемента И-НЕ соединен , блока фиксации изменения Состояния с С-входом первого 2-триггера и с датчиков, выход генератора импуль" входом третьего элемента НЕ, выход сов подключен к входам вторых...

Номер патента: 1259273

Опубликовано: 23.09.1986

Авторы: Власов, Казаков, Кочетов, Маркин

МПК: G06F 13/00

Метки: вывода, информации

...4 через вторую группу элементов ИЛИ 9 поступает на информационный вход первой группы элементов И 8, на управляющий вход которой через первый элемент ИЛИ 14 по ступает сигнал с второго выхода блока 1 управления. В результате на регистре 7 будет записан адрес ячейки, из которой считывают информацию для отображения. 25Перед считыванием слова для отображения с четвертого выхода блока 1 управления поступает сигнал .на включение триггера 19, который с этого момента запрещает проведение цикла обмена, т,е. если после включения триггера 19 придет сигнал "Начало цикла обмена", то он запоминается в формирователе 16 импульсов, не произведя запуска цикла обмена. После35 окончания считывания нового слова для отображения (записи) его на регистр...

Номер патента: 1259274

Опубликовано: 23.09.1986

Авторы: Аедоницкий, Воробьев

МПК: G06F 13/00

Метки: вычислительной, информации, источников, машиной, многоканальное, сопряжения

...от сигналов переноса счетчи- . ка 27.После записи массива информации в объеме одного кадра триггер 25 закрывает входы узла 35 элемента И 39элемента И-НЕ 42 и открывает входы узла 34, элемента И 38, элемента ИНЕ 41., обеспечивая тем самым перевод памяти 22 в режим записи путем подачи на него кода адреса записи и первых синхросигналов, а также под-. готавливая память 23 для режима считывания. Кроме того, сигнал переноса подается на триггер 24 готовности, который при его поступлении формирует сигнал готовности канала к выводу информации в ВМ, который поступает на элемент И 18, который при наличии указанных сигналов формирует сигнал запроса ввода, поступающий через коммутатор 13 в ВМ. Ответом ВМ на сигнал запроса ввода является сиг- . нал...