Логический анализатор

.П. Ле Бюл е свидетельство ССС С 06 Е.11/00, 198 системы и машины 3, с. 15-19. Л 4) ЛОГИЧ (57) Из об лнтельной нольэован ровых уст систем. Ц повышение нализатор егистра,бнаруженидественный номитет сссе клдм изобеетяний и отнеытийЕСКИЙ АНАЛИЗАТОРетение относится к вычистехнике и может быть исдля контроля сложных циф ойств и микропроцессорных лью изобретения является быстродействия. Логический содержит два буферных блок памяти данных, блок я кода запуска, блок уп,.Я 0125926 равления записью, блок ввода нараметров, блок обработки данных и блокотображения. Логический анализаторпозволяет осуществлять следующие ре-.жимы регистрации входных данных, запуск регистрации по заданному кодовому слову запуска; запуск регистрации после и-го обнаружения кодовогослова запуска; регистрация данных,предшествующих кодовому слову назаданное число тактов; регистрацияданных в режиме сравнения массивов;регистрация данных по тактам внешней синхронизации. Высокое быстродействие логического анализатора обеспечивается за счет аппаратной реализации функции поиска кодовых словзапуска н применение специализированного блока управления записью,3 з.п. ф-.лы, .4 ил.1259267 оставитель С, СтарчТехред К.Попона ректор Л. Пилипе дактср О. Юрковецкая писное Заказ 5123/4 671го комитета СССР Тираж Государственн елам изобретен Москва, Ж259267 2 5О5 20 оперативную память блока 7 обработки ЗО 40 45 1 1Изобретение относится к нычислительной технике и может быть использовано для .контроля сложных цифровых устройств и микропроцессорньгх систем.Целью изобретенйя является повышение бьстродейстния анализатора.На фиг. 1 представлена блок-схема логического анализатора; на фиг.2 - схема блока ввода параметров; на фиг, 3 - схема блока обнаружения кода запуска; на фиг. 4 - схема блока управления записью.Логический анализатор 1 фиг.1) содержит входную шину 1 данных, первый буферный регистр 2, блок 3 памяти данных, блок 4 обнаружения кода запуска, блок 5 управления записью, второй буферный регистр 6, блок 7 обработки данных, шины адреса 8, данных 9 и управления 10, блок 1 отображения, блок 12 ввода параметров, шину 13 тактов блока управления записью, шину 4 тактирования; блока ввода параметров, шину 15 запроса на ввод параметров и входную шину 6 , 2 .внешней синхронизации.Блок ввода .параметров Фиг. 2) содержит шину 17 ввода сигнала о конце процесса регистрации, двоичный счетчик,18, двоично-десятичный дешифратор 19, блок 20 переключателей, буферный регистр 21, триггер 22 запроса на ввод параметров и шину 15 запроса на ввод параметров.Блок обнаружения кода запуска3 Фиг. 3) содержит шину 23 входных данных, буферные регистры 24 и 25, группу 26 суьщаторов по модулю два, группу 27 элементов И-НЕ, элемент И 28 и выходную шину 29 разрешения регистрации.Блок управления записью (фиг.4) содержит буферный регистр 30, первый эадатчик 31 начальных условий, нычитающий счетчик 32, триггер 33 режима задержки записи, второй эадатчик 34 начальных условий, первый элемент И 35, счетчик 36 режима предэаписи, первый формирователь 37 одиночных импульсов, первый элемент ИЛИ 38, первый элемент НЕ 39, второй, третий и.четвертью элементы И 40-42, второй элемент ИЛИ 43, счетчик 44 режи" ма сравнения, пятый элемент И 45, третий элемент ИЛИ 46, триггер 47 разрешения тактирования, формиронатель 48 тактов записи, второй элемент НЕ 49, шестой и седьмой элементы И 50 и 51, четвертый элемент ИЛИ 52, счетчик 53 адреса, второй формирователь 54 одиночных импульсов, шину 55 тактиронания первого буферного регистра, шину 56 тактирования блока памяти данных и шину 57 адреса блока памяти данных.Блок 7 обработки данных представляет собой микропроцессорную управляющую систему стандартного типа и в минимальной конфигурации содержит микропроцессор, ОЗУ и ПЗУ, а также порты ввода-вывода.Работа логического анализатора организована таким образом, что его схемы обеспечивают задание режимов регистрации н отображения, регистрацйю состояния входных шин 1, перезапись записанного массива данных в данных, отображение данных в блоке 11 отображения под общим управлением блока 7, работающего по программе,. содержащейся в его памяти программ.Программа работы блока 7 обработки данных построена таким образом, чтобы обеспечить непрерывное отображение информации в блоке 11 отображения, Длительность кадра 20 м поделена так, что первые 1 О м блок 7 осущестнляет развертку информации йа отображающем устройстве блока 11 отображения и обработку вспомогательнойинформации, задаваемой служебнымиуказателями - курсорами. Во вторые10 мс кадра разрешается задание новыхрежимов регистрации и отображения,которое осуществляется по запросамблока 12 ввода параметров поступающим по шине 15 запроса на ввод параметров, а также пуск записи и перезапись зарегистрированньгх данных иэ блока 3 памяти данньх через второй буферный регистр 6 в оперативную память блока 7 обработки данных.Включение питания логического анализатора автоматически выводит программу на начальный модуль" ,в котором запрещаются прерывания программы; программируются на необходимыйрежим работы программируемые портыввода-нынода; проводится тестирование ОЗУ блока 7 обработки данных;проводится настройка блока 5 управления записью и блока 11 отображенияна типовые режимы записи и отображения соответственно, причем типовыережимы записи и отображения выбраны125 из числа режимов на основе практических данных о наиболее частойвстречаемости; а участки ОЗУ блока 7, отведенные для хранения отображаемого в блоке отображения массива, 5 загрукается маска отображения начального массива.На. этом начальный модуль программы заканчивается, и программа переходит к выполнению модуля отображе О ния.функцией модуля отображения является выдача в, блок 11 отображения синхронно с тактами развертывания изображения содержимого маски отобра жения массива, содержащегося в ОЗУ блока 7 обработки данных.После разворачивания модулем отображения одного кадра отображаемого массива программа переходит на вы О полнение модуля обслуживания блока 12 ввода параметров, в котором разрешаются прерывания программьц проверяется наличие запроса на прерывание от блока 12 ввода параметров; 25 при отсутствии запроса на прерывание вновь запрещаются прерывания и осуществляется переход на начало модуля отббражения; при наличии запроса на прерывание последний фиксируется, ЗО запрещаются новые прерывания, и программа переходит к выполнению подпрограммы прерывания, заключающейся ,в идентификации сигнала с блока 20 . переключателей и выполнении предписываемых операций, затем осуществляется переход на начало модуля отображения, С этого момента программа зацикливается на выполнении двух модулей программы: отображения и 4 О . обслуживания блока 12 ввода параметров.Таким образом, блок 7 обработки данных логического анализатора выполняет функции задания режимов запи"45 си н отображения по запросам блока 12 ввода параметров, развертывания маски отображения массива на отображающем устройстве блока 11 отображе" . ния и обработки зарегистрированной информации.Задание режимов регистрации и отображения осуществляется с помощью блока 20 переключателей блока 12 ввода параметров, работа которого организована следующим образом.Двоичный счетчик 18 осуществляет непрерывный счет тактовых импульсов,9267 4поступающих с блока 7 по шине 14 тактирования блока ввода парметров.Двоично-десятичным дешифратором19 двоичные коды двоичного счетчика18 преобразуются в десятичные и подаются на наборное поле блока 20, в качестве которого используется, например, клавиатура, осуществляя сканирование клавиш. В случае нажатия одной из клавиш импульс с соответствующего выхода двоично-десятичного дешифратора 19 проходит на выход клавиатуры и фиксирует двоичный код нажатой клавиши в буферном регистре 21, одновременно триггер 22 запроса устанавливается в единичное состояние и по шине 15 запроса на ввод параметров на вход запроса блока 7 обработки данных поступает сигнал запроса на ввод параметра. В очередной второй половине кадра блок 7, зафиксировав запрос на ввод параметра на входной шине. 15 запроса, адресуясь к буферному регистру 21, осуществляет считывание его содержимого и, расшифровав считанный код, дает соответствующие инструкции по изменению режйма записи или отображения. После задержки, необходимой для избежания считывания кода случайно нажатой соседней с первоначальной клавиши кла- виатуры, блоком 7 по шине 1 О управления подается сигнал сброса триггера 22 запроса, чем блок 12 ввода параметров приводится в исходное состоя" ние.Логический анализатор позволяет, осуществить следующие режимы регистрации входных данных.Запуск процесса, регистрацию после обнаружения во входном потоке данных кодового слова запуска.Запуск процесса регистрации после л -го обнаружения во входном потоке данных кодового слова запуска,Регистрация входных данных, предшествующих кодовому слову запуска на заданное число тактов.Регистрация входных данных в режиме сравнения массивов, при этом в одном цикле записи запуск процесса регистрации осуществляется дважды по двум последовательным или через повторений обнаружениям во входном потоке данных кодового слова запуска.Регистрация входных данных в.перечисленных режимах по тактам внеш" ней синхронизации.5 12Задание режима регистрации входного процесса осуществляется блоком 7 обработки данных,. а реализация - блоком 5 управления записью. Блок 4 обнаружения кода запуска осуществляет обнаружение во входном потоке данных кодового слова запуска. Его работа заключается в следующем.Блок 7 обработки данных посредством шин адреса 8, данных 9 и управления 10, выполняя инструкции блока 12 ввода параметров, записывает в буферные регистры 24 н 25 соответственно кодовое слово запуска по выбранным каналам и кодовое слово. выбора каналов. Содержимое буферного регистра 24 подается на вторые входы группы 26 сумматоров по модулю два, где сравнивается с подаваемыми на первые входы входными данными. В случае совпадеНия состояния входных данных в любом канале с соответствующим ему разрядом кодового слова запуска на выходе соответствующего сумматора группы 26 сумматоров по модулю два появляется сигнал низкого уровня,; а на .выходе соответствующего элемента И-НЕ группы 27 - сигнал высокого уровня. При этом кодовое слово выбора каналов, поступая с выхода буферного регистра 25 на вторые входы элементов И-НЕ группы 27, выбирает для сравнения те каналы, которым соответствуют в кодовом слове выбора каналов разряды с высоким уровнем сигнала. По этим каналам результат сравнения с выходов соот- ветствующих сумматоров группы сумматоров по модулю два проходит на вьходы соответствующих элементов И-НЕ группы 27, а на выходе элементов И-НЕ невыбранных каналов низкие уровни сигналов в соответствующих разрядах кодового слова выбора каналов обеспечивают высокий уровень сигнала, В результате на входах элемента И 28 устанавливаются высокие уровни сигналов тогда, когда во входном потоке данных появляется кодовое словов запуска. Это обеспечивает появление сигнала разрешения на шине 29 разрешения процесса регистрации. Сигнал разрешения появляется всякий раз, когда во входном потоке данных фиксируется кодовое слово запуска,Задание режимов регистрации блоком 7 осуществляется путем установ, ки или сброса посредством шин адре -59267 бсов 8, данных 9 и управления 10 соответствующих разрядов буферного регистра 30 в блоке 5 управления записью, Кроме того, в блоке 5 управления записью первый задатчик 31начальных условий (режима задержкизаписи), вычитающий счетчик 32 итриггер 33 задержки обеспечиваютзапуск процесса регистрации после 10 ь -го обнаружения во входном потокеданных кодового слова запуска, авторой задатчик 34 начальных условий( режима предэаписи), счетчик 36 режима предзаписи обеспечивает регистрацию входных данных, предшествующих кодовому слову запуска на заданное число тактов.Блок 5 управления записью работает следующим образом.Режим регистрации с запуском покодовому слову запуска.При подготовке к записи на второмвыходе буферного регистра 30 устанавливается низкий уровень сигнала, на 25 четвертом выходе устанавливается код,определяющий коэффициент деления формирователем 48 тактов записи тактовой частоты, поступающей по шине 13тактов блока управления записвю, чем Зр определяется частота регистрации, Натретьем и пятом выходах буферного регистра 30 устанавливается низкий уровень сигнала. На выходах задатчиков31 и 34 набираются нулевые коды.Пуск в работу блока 5 управлениязаписью осуществляется установкой высокого уровня сигнала на первом выходе буферного регистра 30 при этомформирователем 37 одиночного импуль О са вырабатывается импульс, устанавливающий счетчик 44 режима сравнения,в нулевое состояние, триггер 47 разрешения - в единичное состояние и через элемент ИЛИ 38 триггер 33 задерж ки В нулевое состояние и фиксирующийв вычитающем счетчике 32 и счетчике36 режима предзаписи нулевые коды свыходов задатчиков 31 и 34 соответственно.Единичный уровень сигнала с выхо- )Ода триггера 47 разрешает формирование формирователем 48 тактов записитактовых частот записи, Первый выход формирователя 48 подключен кшине 55 тактирования буферного регистра 2. Поскольку счетчик 44 режима сравнения установлен в нулевое состояние, низкий уровень сигнала с7 1259 первого его выхода, инвертируясь во втором элементе НЕ 49, разрешает прохождение тактовой частоты через элемент И 50 с первого выхода Формирователя 48 на шину 56 тактирования блока памяти, а с второго выхода через элемент И 51 и элемент ИЛИ 52 на счетный вход счетчика 53 адреса, выходы которого подключены к шине 57 адресации блока памяти данных. Таким образом, с момента установки триггера 47 разрешения в единичное состояние начинается Фиксация входного потока данных в буферном регистре 2 и блоке 3 памяти данных и сравнение его с кодовым словом запуска в блоке 4 обнаружения кода запуска, При выявлении кодового слова запуска во входном потоке данных блок 4 выдает на вход блока 5 управления записью по шине 29 разрешения процесса регистрации сигнал разрешения, поступающий на счетный вход вычитаю- щего счетчика 32. Поскольку в него записан при пуске записи нулевой код,25 сигнал разрешения процесса регистрации на счетном входе вызывает появление сигнала заема на выходе вычитаю- щего счетчика 32, который устанавливает триггер 33 задержки в единичное ,состояние. Высокий уровень сигнала на выходе триггера 33 задержки разрешает прохождение импульсов тактирования блока 3 памяти данных с выхода элемента И 50 через элемент 35 на счетный вход счетчика 36 режима предзаписи. Емкость счетчика 36 пред- записи равна объему памяти блока 3 памяти данных. Поскольку при пуске записи в счетчик 36 записан нулевой код с выхода задатчика 34, импульс переполнения на выходе счетчика 36 появляется после отсчета им числатактов регистрации, равного числу ячеек памяти в блоке 3 памяти данных. Низкий уровень сигнала на втором выходе буферного регистра 30, инвертируясь на первом элементе НЕ 39, разрешает прохождение импульса переполнения счетчика 36 через элемент И 40. Этот импульс, проходя далее50 через элемент ИЛИ 46, сбрасывает в нулевое состояние триггер 47 разрешения, чем запрещается дапьнейшая выработка тактовых последователь 55 ностей формирователем 48 и, следовательно, фиксация входного потока данных. Таким образом, в блоке 13 па 26 8мяти данных записана информация об изменении входного потока данных на входной шине 1 с заданным шагом регистрации с момента появления во входном потоке данных кодового слова запуска и до момента заполнения счетчика 36, что соответствует полному заполнению всего объема памяти в блоке 3 памяти данных. По Фронту переключения триггера 47 разрешения с высокого уровня в низкий уровень формирователем 54 одиночного импульса вырабатывается сигнал, поступающий на шину 17 сигнала о конце процесса регистрации. Последняя подключена к входу блока 12 ввода параметров, посредством которого блоку 7 обработки данных сообщается о конце процесса регистрации.Перезапись зарегистрированных данных из блока 3 памяти данных в оперативную память блока 7 через буферный регистр осуществляется путем серии последовательных установок и сбросов пятого выхода буферного регистра 30 в блоке 5 управления записью. Образованные таким образом такты перезаписи, проходя через элемент ИЛИ 52, поступают на счетный вход счетчика 53 адреса, выходы которого посредст" вом шины 57 адресации блока памяти . данных, позволяют адресоваться к памяти в блоке 3 памяти данных приперезаписи. Режим регистрации с запуском после и-го обнаружения во входном посоке данных кодового слова запуска;Отличие этого режима от предыдущего при подготовке к записи заключается в том, что на выходе задатчика 31 набирается код числа пропусков обнаружения во входном потоке данных ко" дового слова запуска. Отличие в функционировании блока 5 управления записью заключается в том, что при пуске записи одиночный импульс с выхода формирователя 37 одиночных импульсов, проходя через элемент ИЛИ 38, Фиксирует в вычитающем счетчике 32 код числа пропусков обнаружения во входном потоке данных кодового слова запуска, который при каждомтаком обнаружении последовательновычитается вычитающим счетчиком 32и при полном вычитании на выходе последнего появляется импульс заема,устанавливающий триггер 33 задержки91259в единичное состояние. В остальномфункционирование блока 5 управлениязаписью аналогично функционированиюпо предыдущему режиму,Режим регистрации входных данных, 5предшествующих кодовому слову запуска на заданноечисло тактов.В этом режиме при подготовке кзаписи на выходе задатчика 34 набирается код числа тактов, предшествующих такту, в котором появляетсякодовое слово запуска, т.е. код числа тактов предзаписи. При пуске записи этот код одиночным импульсом,поступающим с выхода Формирователя 537 через элемент ИЛИ 38, Фиксируется в счетчике Зб режима предзаписи,После разрешения триггером 33 задержки прохожденйя импульсов тактирования блока 3 памяти данных с вы- Охода элемента И 50 через элемент И35 на счетный вход счетчика Зб кмпульс переполнения на выходе счетчика 36 появляется через М -И тактов, где,й - емкость счетчика Зб; 25И - число тактов предзаписи, заданное задатчиком 34. Таким образом, вмомент остановки процесса регистрации в блоке 3 памяти данных оказывается записанной информация об из- зОменении входного потока данных напротгжении И тактов регистрации,предшествующих кодовому слову запуска, и М - И тактов, последующих закодовым словом запуска. 3Возможно совмещение второго итретьего режимов регистрации,Режим регистрации входньгх данныхпри сравнении массивов.При подготовке к записи в этомрежиме на втором выходе буферногорегистра ЗО устанавливается высокийуровень, который, поступая на входзадатчика 34, обеспечивает на еговыходе установку кодв числа И /2,При пуске записи, этот код Фиксируется в счетчике 36 импульсом вырабатываемым формирователем 3/ одиночныхимпульсов, Далее в процессе регистрации входных данных после обнаружения кодового слова запуска счетчиком 36 отсчитывается М /2 такта регистрации, и импульс. переполнения сего выхода, проходя через элементыИ 41 и ИЛИ 43, поступает на счетный55вход счетчика 44 режима сравнения.В результате на его первом выходепоявляется высокий уровень сигнала,26710который, инвертируясь элементом НЕ 49, запрещает прохождение тактов с Формирователя 48 тактов записи через элементы И 50 и 51, тем самым прекращается тактирование блока 3 памяти данных и сдвиг адресов его памяти счетчиком 53 адреса, т.е. Фиксация входного потока данных в блоке 3 памяти данных прекращается, Одновременно импульс переполнения счетчика 36, пройця через элементы И 41 и ИЛИ 38, сбрасывает триггер Зз задержки и вновь Фиксирует в счетчике 36 код числа Ч /2 с выхода задатчика 34. При этом импульсы тактирования буФерного регистра 2 по-прежнему поступают на шину 55 с первого вьгхода Формирователя 48, и процесс выявления кодового слова запуска во входном потоке данных продолжается. При новом выявлении одового слова запуска во входном потоке данных на выходе триггера 33 задержки появляется высокий уровень сигнала, Фронт которого, проходя через элементы И 42 и ИЛИ 43, сосчитывается счетчиком 44 режима сравнения, что вызывает сброс первого его вьглода. и появление высокого уровня :игнала на втором выходе. Низкий уровень сигнала с первоговыхода счетчика 44, инвертируясьэлементом 1 Е 49, разрешает прохождение тактов Формирователя 48 тактовзаписи через элементы И 50 и 51, ипроцесс регистрации вхоцного потокаданных в блоке 3 памяти данных продолжается. После отсчета счетчиком36 М /2 тактов с момента повторноговыявления кодовогс слова запуска импульс перег;Олнения с его выхода вновьпоступает на счетный вход счетчика44, в результа-е оба его выхода устанавливаются в единичное состояние, ина выходе элемента И 45 гяявляется3 Явысокий уровень сигнала, который,проходя через элемент ИЛИ 46, сбрасывает триггер 47 разрешения, чем запрещается выработка тактовых последовательностей записи формирователем48. В блоке памяти данных оказываются зафиксированными два массива равной протяженности одного и того жеучастка Входного потока данных зарегистрированные по двум пос.-:едовательным или через ь повторений обнаружениям во входном готоке данныхкодового слова запуска,11 1Режим регистрации входных данных по тактам внешней синхронизации.Этот режим регистрации входного потока данных дополняет все описанные и осуществляется одновременно с любым из них.При подготовке к записи в этом режиме на четвертом выходе буферного регистра 30 устанавливается код, по которому вход формирователя 48 тактов записи подключается к шине 16 ввода сигнала внешней синхронизации.Третий выход буферного регистра 30 предназначен для останова процесса регистрации в случае неудачного задания кодового слова запуска, когда во входном потоке данных заданной кодовой комбинации запуска не существует. Для останова процесса регистрации на нем устанавливается высокий уровень, который, проходя через элемент ИЛИ 4 б, сбрасывает триггер 47 разрешения.Кроме укаэанных режимов записи входных данных, блок 7 обработки данных обеспечивает следующие возможности по обработке и отображению зарегистрированной информации.При обработке информации возможно задание нового кодового слова запуска и отыскание его в массиве уже зарегистрированной информации.При отображении информации, поскольку длина отображаемого участка зарегистрированной информации ограничена возможностями отображающего устройства, возможны сдвиг отображаемого участка по всему массиву зарегистрированной информации, изменение масштаба отображения, как в сторону увеличения, так и в сторону уменьшения, кроме того, возможно формирование буквенно-цифровой информации служебного характера, а также вспомогательных указателей - курсоров.Предлагаемый логический анализатор обладает высоким быстродействием за счет аппаратной реализации функ. ции поиска кодовых слов запуска и применения специализированного блока управления записью. Формула изобретения 1. Логический анализатор, содержащий первый и второй буферные регистры, блок памяти данных, блок 259267 12управления записью, блок обработкиданных, блок ввода параметров и блокотображения, причем входная шинаданных анализатора подключена к входу данных первого буферного регист"ра,. выход которого подключен к входу данных блока памяти данных, первый и второй выходы тактирования блока управления записью подключены 10 соответственно к входам тактированияпервого буферного регистра и блокапамяти данных, а выход адресации -к входу адресации блока памяти данных, шины адреса и управления блока 15 обработки данных подключены к входам адреса и управления блока управления записью, второго буферногорегистра, блока отображения и блокаввода параметров, а двунаправленная М шина данных - к входам данных блокауправления записью, блока отображения и выходами данных второго буферного регистра и блока ввода параметров, выход запроса которого подключен к входу запроса блока обработкиданных, первый и второй выходы тактирования которого подключены соответственно к входам тактирования блокауправления записью и блока ввода па раметров, выход блока памяти данныхподключен к входу данных второго буФерного регистра, а выход признакаконца процесса регистрации блока управления записью - к входу концарегистрации блока ввода параметров,о т л и ч а ю щ и й с я тем, что, сцелью повышения быстродействия, онсодержит блок обнаружения кода запуска, группа информационных входов 40 которого соединена с шинамн адреса,данных и управления блока обработкиданных, информационный вход блокаобнаружения кода запуска подключен къвыходу первого буферного регистра, 45 выход блока обнаружения кода запускасоединен с входом разрешения регистрации блока управления записью, вхоДвнешней синхронизации которого соединен с входной шиной внешней синхрони зации анализатора.2, Анализатор по п.1, о т л ич а ю щ и й с я тем, что блок вводапараметров содержит двоичный счетчик,двоично-десятичный дешифратор, блокпереключателей, буферный регистр итриггер запроса, причем вход двоичного счетчика является входом такти"рования блока, а выход двоичногосчетчика подключен к группе нходон двоично-десятичного дешифратора и буферного регистра, выход, первая и вторая группы информационных входов которого подключены к выходу данных, входам адреса и управления блока вход сброса триггера запроса соединен с входом управления блока, выход триггера запроса является выходом запроса блока, а вход установки триг О гера запроса подключен к входу стробирования буферного регистра и выходу блока переключателей, вход блокировки которого является входом конца регистрации блока, а информацион ный вход блока переключателей подключен к выходу двоично-десятичного дешифратора.3. Анализатор ло п.1, о т л и ч аю щ и й с я тем, что блок обнаружения кода запуска содержит дна буферных регистра, группу сумматоров по модулю два, группу элементов И-НЕ и элемент И, причем информационные вхо" ды первого и второго буферных ре гистров образуют группу информационных входов блока, выход первого бу". ферного регистра подключен к первымвходам сумматоров по модулю дна, вторые входы которых образуют инфор- ЗО мационный вход блока, а выходы подключены к первым входам элементовИ-НЕ группы, вторые входы которых подключены к выходу второго буферного регистра, а выходы - к входам элемента И, выход которого является выходом блока.4, Анализатор по п.1, о т л и - ч а ю щ и й с я тем, что блок управления записью содержит буферный регистр, первый и второй формирователи одиночных импульсов, счетчик режима сравнения, триггер разрешения, четыре элемента ИЛИ, триггер задержки,счетчик режима предзаписи, вычитаю-. щий счетчик, первый задатчик начальных условий, семь элементов И, дваэлемента НЕ, счетчик тактов записи,счетчик адреса и второй задатчикначальных условий, причем первый,второй и третий информационные входы буферного регистра подключенысоответственно к входам адреса, данных и управления блока, первый выход буферного регистра подключен к55входу первого Формирователя одиночных импульсов, выход которого подключен к входу сброса счетчика режима сравнения, входу установки триггера разрешения и первому входу первого элемента ИЛИ, выход которого подключен к входу сброса триггеразадержки и входам стробирования счетчика режима предзаписи и вычитающего счетчика, счетный вход вычитающегосчетчика является входом разрешения регистрации блока, вход данных вычитающего счетчика подключен к выходу первого задатчика начальных условий,а выход - к установочному входу триггера задержки, выход которого подключен к первым входам первого и четвертого элементов И, второй выход буферного регистра подключен к второму входу третьего элемента И, входу первого элемента НЕ и входу второго задатчика начальных условий,выход которого подключен к входу данных счетчика режима предзаниси, выходом подключенного к первым входам второго и третьего элементов И, выход третьего элемента И подключен к первому входу второго элемента ИЛИи второму входу первого элемента ИЛИ,третий выход буферного регистра подключен к третьему входу третьего элемента ИЛИ, выход которого подключен.: к входу сброса триггера разрешения, выходом подключенного к входу разрешения счетчика тактов записи и входу второго формирователя одиночных импульсов, выход которого являет"ся выходом признака конца процесса регистрации блока, четнертый выход буферного регистра подключен к ин" Формационному входу счетчика тактов записи, тактовый и синхронизирующий входы которого подключены соответственно к входу тактирования и входу внешней синхронизации блока, информационный выход счетчика тактов записи подключен к второму входу шес" того элемента И и является первым выходс 1 м тактирования блока, выход шестого элемента И подключен к вто" рому входу первого элемента И и является вторым выходом тактирования блока, выход первого элемента И подключен к счетному входу счетчика режима предзаписи, пятый выход буфер- кого регистра подключен к второму входу четвертого элемента ИЛИ, первый вход которого подключен к ныходу седьмого элемента И, второй вход которого подключен к выходу переполнения счетчика тактов записи, а вы 15 12592 б 7 1 б ход четвертого элемента ИЛИ подклю- чен к второму входу второго элеменчен к входу счетчика адреса, выход та ИЛИ, выход которого соединен со ,которого является выходом адресации счетным входом счетчика режима срав" блока, второй вход четвертого эле- кения, второй выход которого подклюмента И подключен к первому входу 5 чен к второму входу пятоГо элемента пятого элемента И, входу второго эле- И, выходом подключенного к второму мента НЕ и первому выходу счетчика входу третьего элемента ИЛИ, первый режима сравнения, выход второго эле- вход которого подключея к выходу вто" мента НЕ подключен к первым входам рого элемента И, вторым входом подшестого и седьмого элементов И, а 10 ключенного к выходу первого элемен-выход четвертого элемента И подклю- та НЕ.