Формирователь тестов

19) ЯО 5 р 4 Й 06 2 ГОСУДАРСТВЕННЬ 1 Й КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ЗОБРЕТЕНИЯ(56) Авторское свидетельство СССР У 911533, кл. С 06,Г 11/26, 1980,Авторское свидетельство СССР У 1183969, 1984.(54) ФОРМИРОВАТЕЛЬ ТЕСТОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при тестовом контроле логических блоков. Цель ОПИСАНИЕК АВТОРСКОМУ СВИ изобретения - повышение быстродействия. Рассмотрена работа Формирователя тестов применительно к устройству для контроля логических блоков.Сначала в устройстве определяют входы/выходы контролируемого блока, этаинформация поступает на адресныевходы формирователя тестов. В зависимости от этого кода срабатываюттриггеры в.каждом разряде формирователя тестов и тестовая информацияпоступает на контролируемый блок.Формирователь тестов может работатьв режиме счетчика с переменным числом разрядов. 4 ил.1 12592Изобретение относится к антоматике и вычислительной технике и можетбыть использовано прк тестовом контроле логических блоковЦель изобретения - повьппение быстродействия,На Фиг,показана функциональнаясхема Формирователя тестов, нафиг. 2 - пример использования Формирователя тестов при тестовом контро- Оле логических блоков", на фиг. 3 "блок-схема блока управления, нафиг. 4 - временная диаграмма работыблока управления.Устройство (фиг. 1) содержит 5триггер 1 установки, элемент И 2 управления, триггер 3 начала формирования, элементы ИЛИ 4 и 5, разряды6.16,п Формирователя тестон,разряды содержат триггеры 7.1 207,п, элементы И 8,1,..,8.п и 9.19.п, элементы ИЛИ 10,11 О.п,элементы ИЛИ 11.111.п, элементы И 12.1,12.п, элементы И 13,1,,13,п"1, элементы ИЛИ 14.1 2514,0-1 и элементы ИЛИ 15.115,п.На Фиг. 2 показаны: генератор 16тактовых импульсов, формирователь 17тестов, контролируемый логический З 0блок 8, блок 19 хранения эталона,разрядный блок 20 сравнекия, состоящий из разрядов 20,120,п, блок21 памяти, состоящий из элементов21,121.п памяти, блок 22 индикации, блоки 23.123,п определе"ния входов-выходов, ключи 24.124.п, блок 25 управления, переключатели 26 и 27, формирователь 28управляющих сигналов и элементы 40. И 29.129.п.Формирователь управляющих сигналов (фиг. 3) содержит элементы И 30и 31, формирователи 32 и 33 импульсов, элемент ИЛИ 34, триггер 35,счетчик 36 и дешифратор 37,Работа формирователя тестов иллюстрируется.на примере его работыв устройстве для контроля логическихблоков, показанного ка фиг. 2.50Устройство работает по принципусравнения входных и выходных сигналов двух идентичных блоков - контролируемого блока 18 и блока 19 хранения эталонов (фиг. 2). Входные сигналы поступают на схемы 20 сравнения с формирователя 17 тестов через элементы И 29, блоки 23 опреде 71 2ления входов/выходов и сранниваютсяс реакцией, поступающей с блока 9хранения эталонов Их сравнение необходимо для обнаружения неиспразностей в контролируемом блоке 19типа короткого замыкания по входам.Так, выходные сигналы поступают наблок 20 сравнения с выходных выводовконтролируемого блока 18 и блока 19хранения эталонов. Несовпадениезначений выходов контролируемого блока и блока хранекия эталонов запоминаются элементами памяти блока 21памяти и образуют вектор неисправности, характеризующий мегто неисправного элемента в контролируемом бло-.ке 18,Переключатель 26 имеет два положения: первое соответствует контролю логических блоков, нторое - контролю микросхем, В первом режимеоткрываются элементы И 29 и закрываются ключи 24, что обеспечиваетпередачу. тестовых (входных) сигналов от Формирователя 17 тестов квходам контролируемого блока 18 иблока 19 хранения эталонов, Во втором режиме элементы И 29 закрываются, но одновременно открываются ключи 24, что обеспечивает передачувходных сигналов с входов контрОлируемого блока 18 (микросхемы) навходы блока 19 хранения эталонов.Первоначально все элементы 21 памяти и блоки 23 определения входоввыходон, формирователь 17 тестов,триггеры 3 и 5 и счетчик 36 устанавливаются в нулевое состояние, чтосоотнетствует отсутствию свеченияна элементах индикации, блока 22 индикации, закрытию ключей 24, запрещению прохождения импульсов генератора тактовых импульсов на выходыФормирователя 17 тестов и запрещению воздействия состояний выходовфорьи 1 рвателя 17 тестов на блоки 23определения входон-выходов и на выводы контролируемого блока 18 и бло"ка 19 хранения эталонов, Триггерустановки устанавливается в единичное состояние Устройство работает следующим об-. разом.Переключателем 27 запускается формирователь 32 одиночного импульса (Она фкг. 4), который переводит в единичное состояние триггер 35. Высокий логический уровень на выходе3 1259271 4 При состоянии счетчика 36 "100" на выходе дешифратора 37 вырабатывается управляющий импульс (О ), который поступает на вход установки формирователя 17 тестов, устанавливает в нулевое состояние триггеры 7 тех разрядов, которые соответствуют вают обходные цепи через элементы 55 И 8 для синхроимпульсов и через элементы И 9 - для информационных пере носов. триггера 35 (О .на фиг4) разреша- номерам выводов, определенных какет прохождение импульсов от генера- входы для блока 19 хранения эталотора 16 тактовых импульсов на счетчик нов и контролируемого блока 18. Одно 36 формирователя 28 управляющих сиг- временно с этим в нулевое состояниеналов.устанавливается триггер 3 (началоДешифратор 37 вырабатывает следу- контроля) и в единичное состояниеющие управлявшие сигналы (фиг. 4). триггер 1 пуска.При состоянии счетчика 36 "000" При состоянии счетчика 36 "101"вырабатывается высокий логический на выходе дешифратора 37 вырабатывауровень на его инверсном выходе (О ), 10 ется управляющий потенциал (О ), кокоторьгй разрешает при единичном сос- торый поступает на вход элементатоянии триггера 35 поступление им- ИЛИ 15 и разрешает прохождение импульсов от генератора 16 тактовых пульсов генератора 16 тактовых имимпульсов на счетчик 36. Высокий ло- пульсов на вход синхронизации формигический уровень на инверсном выхо рователя 17 тестов, запрещая прохожде дешифратора 37 (Т-А) сохраняется дение этих же импульсов через эледо состояния счетчика 36 "101", мент И 30 на счетный вход счетчикаПри состоянии счетчика .36 "001", 36. Последний останавливается, и егона выходе дешифратора 37 вырабаты- состояние, равное "101", остаетсявается управляющий импульс (О ), 20 неизменным до завершения контролягкоторый, поступая на входы пуска логического блока, т.е. до установкиблоков определения входов-выходов, в нулевое состояние триггера 35.подключает шунтирующую цепь дляфиксации выходов блока хранения эта- Формирователь 17 тестов работаетлонов с открытыми коллекторными вы следующим образом,ходами,При состоянии счетчика 36 "010",После определения вхо овР д е я входов и выхсна выходе дешифратора 37 вырабатывадов блоками определения вхо овР д входов-выхоется управляющий импульс (О ), кодов на их выходах2-триггеров) появляются высокие илитррый поступает на вход сброса блока ЗОнизкие логические уровни. Высокий22 индикации, устанавливая их в нулевое состояние, и на входы обнулелогический уровень на выхо ахУР . ходах блоковния блоков 23 опр .деления входов-выопредепения входов-выхо овется при Фиксации вь;хода на соответходов. По этому управляющему импульсу блоками определения входов-выходовствующем выходе блока 19 х анен35 эталонов. Эти логические овни ппроисходит определение входов и выходов по выводам блока 19 храненияступают на адресные вхо ыэталонов, Выходы контролируемого узтеля 17 тестов и че ез соответс .ла 18 и блока 19 хранения эталоновщне элементы ИЛИ 10 и очноотклвчавтся от,формирователя 17 тесвают в нулевом состоянии су о нии соответсттов, а входы подключаются к соответ 40 вувщие триггеры, О нов еменнствующим выходам формирователя 17эти логические уровни открывают элементы И 8 и 9 для создания обходныхПри состоянии счетчика 36 "О 11"цепей как я синхдл нхроимпульсов, так ина выходе дешифратора 37 вырабатывадля информационных пе еносов45 ряда в разряд мин я терый поступает на входы блокировки.которые определены как выхоР д как выходные выблоков определения входов-выходов,воды контролир емого блока яотключает шунтирующую цепь фиксака 19 х аненияр ия эталонов, Низкие лоции выходов с открытыми коллектор- гические уровни, соответствующиеными выходами.50 входным выводам контролируемого блока18 и блока 19 хранения эталонов, неоказывают через элементы ИЛИ 10 влияния на соответствующие входы сброса триггеров 7, одновременно закры 5 12Так как на входе задания режима работы Формирователя 17 тестов появляется высокий логический уровень (при состоянии счетчика 36 "101", 1 на Фиг. 4),то элемент И 2 открывается по своему второму и третьему входам дляпропускания синхроимпульсов. На третьем входе элемента И 2 присутствует . высокий логический уровень с инверсного выхода триггера 3 начало контроля), Элементы И 12 закрыты низким логическим уровнем с прямого выхода этого же триггера 3 Поэтому при нулевом состоянии триггера 3 формирователь тестов работает как регистр, сдвигающий импульс установки, так как цепи обратной связи инверсного выхода триггеров каждого разряда с их информационными входами (Э-входы) в этом случае разрываются закрытыми элементами И 2.Сдвиг импульса установки производится следующим образом,При поступлении на синхровход Формирователя 17 тестов импульса от генератора 16 тактовых импульсов через открытый элемент ИЛИ 15 он проходит на счетный вход триггера 7,1 и через элемент И 2 - на счетный вход триггера 1 установки, Так как на информационном входе триггера 7.1 через элементИЛИ 11 установлен высокий логический уровень прямого выхода триггера 1 пуска, последний устанавливается в состояние логичес кого "О" с задержкой прохождения импульса через элемент И 2, то триггер 7.1 устанавливается в единичное состояние, Это происходит в случае, если на первом разрядном адресном входе Формирователя тестов присутствует низкий логический уровень, соответствующий определению данного вывода блоком определения входов-выходов как входного вывода контролируемого блока 18 и блока 19 хранения эталонов. Следующим импульсом генератора 16 тактовых импульсов триггер 1 устанавливается в нулевое состояние, так как на его информационном входе уже устанавливается уровень логического "О" с выхода триггера 1 пуска, а единичное состояние триггера 1 переносится в следующий триггер 7, 1;1=1. и, и число входов-выходов контролируемого блока или длина тестнабора), который592 1 Ь имеет на соответствующем информационном входе уровень логического О.Рассмотрим пример обхода импуль-. сом установки разрядов Формирователя тестов, определенных блоком определения входов-выходов как выводов кон" тролируемого блока 18 и блока 19 хранения эталонов при следующих условиях: первый разряд определен бло" ком 23 как выходной вывод, а второй разряд определен как входной вывод логических блоков, В этом случае высокий логический уровень с выхода триггера 1 пуска установочного импульса поступает через открытый элемент И 9.1, элемент ИЛИ 15. на инФормационный вход триггера 7.2, а импульс от генератора 16 тактовых импульсов поступает на синхровход 10 15 триггера 1, через элементы И 8.1,ИЛИ 11.2, И 13.1, ИЛИ 14.1 - на синх .ровход триггера 7,2, Этот импульсустанавливает триггер 1 пуска в ну"левое состояние, так как на его инФормационном входе присутствует уровень постоянного логического "О", ана входе сброса уже отсутствует установочный импульс. Кроме того, импульс генератора тактовых импульсов 20 25 устанавливает триггер 7.2 в единич 30 ное состояние, так как на его информационном входе присутствует единичный логический уровень, а на входесброса присутствует уровень логического "О". Триггер 7,1, хотя и на его информационном входе также присутствует высокий логический уровень,в единичное состояние не переводится, так как на его входе сброса присутствует высокий логический уровень, который, поступив с блока определения входов-выходов через элемент ИЛИ 1.1, прочно удерживает триггер 7.1 в нулевом состоянии.Второй импульс генератора тактовых"и,пульсов переводит в единичное состояние следующий разрешенный триггер 7, и устанавливает триггер 7.2 в нулевое состояние,50 Таким образом, за число импульсов равное К (где К - число вывок Кдов контролируемого блока 18 и бло" ка 19 хранения эталонов, определенное как входы) установочный импульс 55проходит по всем разрядам формирова" теля тестов, соответствующим входным выводам контролируемогоблока 18 и блока 19 хранения эталонов. Так5 0 15 20 25 30 35 40 45 50 55 7 1 гкак в остальных разрядах формирователя тестов в этот момент присутствует логический "0", то установочнык импульс, поступив на установочный вход контролируемого блока 18 иблока 19 хранения эталонов, устанавливает их внутренние элементы памяти в нулевое состояние по их нулевым информационным входам,При поступлении от генератора тактовых импульсов К+1-го импульса вединичное состояние переводится триггер 3, так как на его информационном входе через элемент ИЛИ 5 появляется высокий логический уровень. Высо.кий логический уровень с выхода триггера 3 поступает на входы элементовИ 12.1-12.п, открывая тем самым цепиобратной связи триггеров 7,1-7.п их.инверсных выходов с информационнымивходами, что переводит формировательтестов в режим двоичного счетчика спеременным числом разрядов. В процессе двоичного счета участвуют толькоте разряды формирователя тестов, которые определены блоками определения входов-выходов как входные выводы контролируемого блока 18 и блока19 хранения эталонов.,Рассмотрим пример работы формирователя тестов в режиме счета, когдаего первый адресный разряд определенкак выходной вывод контролируемогоблока, а второй и и-й адресные разряды определены как входные выводыконтролируемого блока 18 и блока 19хранения эталонов,В этом случае на первом адресном входе (фиг. 1) присутствует высокий логический уровень, а на втором и и-м адресных входах сигнал логического "0". Триггер 7.1 прочно удерживается в нулевом состоянии, а триггеры 7.2 и 7.п имеют возможность изменять свои состояния в зависимости от состояний на информационных и сиихровходах, так как на их входах сброса присутствует уровень логического "0", Поэтому первый импульс генератора тактовых импульсов устанавливает через элементы И 8.1, ИЛИ 11.2, И 13.1, ИЛИ 14.1, триггер 7.2 в единичное состояние, так как через элементы И 12,2 и ИЛИ 15.1. на его информационном входе присут" ствует высокий логический уровень своего же инверсного выхода. Этот первый импульс генератора тактовых 59271 8 импульсов не изменяет состояния триггера 1, так как на его входе сбросе отсутствует логическая "1", и не проходит через закрытый элемент И 8.2 на последующие разряды формирователя тестов. Второй импульс генератора тактовых импульсов через элементы И 8.1, ИЛИ 11.2, И 13.1) ИЛИ 14,1 устанавливает триггер 7.2 в нулевое состояние и по срезу его перехода с единичного состояния в нулевое через элементы , ИЛИ 11,п, И 1 З.п, ИЛИ 14 устанавливает в единичное состояние триггер 7.п.Конечной двоичной комбинацией формирователя тестов является комбинация "111", причем число разрядов этой комбинации определено числом входов эталонного и контролируемого блоков, т,е. будет равным К. Следующий импульс генератора тактовых импульсов устанавливает формирователь тестов в состояние "0000", Поэтому признаком окончания контроля логического блока на всех двоичных комбинациях формирователя тестов является переход последнего триггера ,и формирователя тестов в нулевое состояние. Срез перехода этого триггера в нулевое состояние поступает на вход формирователя 31. одиночного импульса (О на фиг,4). Элемент И 31 открыт для прохождения этого положительного фронта только при состоянии счетчика 36 "101".т, е. когда произведено определение входов, и формирователь тесе тов настроен на соответствующие входы. Поэтому переходные процессы,происходящие на начальном этапе работы устройства, не оказывают влияния на блок управления. Одиночныйимпульс с выхода формирователя 33 устанавливает триггер 35 в нулевоесостояние и тем самым счетчик 36 устанавливается в состояние "000". Процесс контроля логического блока на всех .комбинациях формирователя тестов окончен, По свечению элементов индикации определяется вектор неисправности, характеризующий тип и место неисправного элемента логического блока. Отсутствие свечения индикаторов означает исправность контролируемогологического блока. Элементы памяти открываются по третьим управляющим входам только после предварительного прохождения по всем59273 )оконца формирования тестов формирователя тестов, выходы первых элементов ИЛИ всех разрядов соединены с вхоФормула изобретения 10 15 входным выводам установочного импульса, т,е. только после установки триггера в единичное состояние. .витимобеспечивается предварительная установка внутренних элементов памятиконтролируемого и эталонного блоковв исходное состояниеФормирователь тестов, содержащий в каждом 1-м разряде (=1п, где и - длина вектора тестового набора), триггер, превый и второй элементы И, причем прямые выходы триггеров всех разрядов являются информационными выходами формирователя тестов группа адресных входов которого соединена с первыми входами первых элементов И всех разрядов, вход синхронизации формирователя тестов соединен с синхровходом триггера первого разряда и вторым входом первого элемента И первого разряда, о т л и ч а.ю щ и й с я тем, что, с целью повышения быстродействия, он содержит триггер установки, триггер начала Формирования, элемент И управления, первый и второй элементы ИЛИ, а каждый разряд содержит третий элемент И, первый и второй элементы ИЛИ, каждый разряд, за исключением первого, содержит также четвертый элемент И, третий и четвертый элементы ИЛИ, причем единичный вход триггера начальнойстановки соединен с входом установки формирователя тестов, с первыми входами первых элементов ИЛИ всех разрядов и входом сброса триггера начала формирования, прямой выход которого является выходом признака начала формирования формирователя тестов и соединен с первыми входами вторых элементов И всех разрядов и первыми входами третьих элементов И разрядов с второго по п-й, вторые входы вторых элементов И всех разрядов "оединены с инверсными входами триггеров соответствующих разрядов, выходы первыхэлементов И всех разрядов, кроме первого, соединены с первыми входамивторых элементов ИЛИ разрядов с второго по п-й, выход первого элемента И и-го разряда соединен с первымвходом первого элемента ИЛИ, выход которого является выходом признака 25 30 35 40 45 50 55 дами сброса триггеров одноименныхразрядов, прямые выходы которых, заисключением выхода триггера и-го разряда, соединены с вторыми входамивторых элементов ИЛИ разрядов с вто-,рого по и-й соответственно и с первыми входами третьих элементов ИЛИразрядов с второго по и-й соответственно, прямой выход триггера и-горазряда соединен с вторым входомпервого элемента ИЛИ и первым входомвторого элемента ИЛИ, выход которогосоединен с информационным входомтриггера начала Формирования, инверсный выход которого соединен с первымвходом элемента И управления, второйвход которого является входом задания режимов работы Формирователя тестов, выход элемента И управлениясоединен с первыми входами третьихэлементов ИЛИ разрядов с второго поп-й, с входами синхронизации триггера начала формирования и триггераустановки, информационный вход которого подключен к шине нулевого потенциала формирователя тестов, первые входы четвертых элементов И разрядов с второго по и-й соединены ссоответствующими входами адреснойгруппы входов формирователя тестов ивторыми входами первых элементов ИЛИодноименных разрядов, вторые входычетвертых элементов И разрядов свторого по и-й соединены с выходамитретьих элементов ИЛИ одноименныхразрядов и информационными входамитриггеров одноименных разрядов, второй вход третьего элемента И первого разряда соединен с прямым выходомтриггера установки и с первым входомвторого элемента ИЛИ первого разряда, второй вход которого соединенс выходом второго элемента И первогоразряда выход второго элемента ИЛИпервого разряда соединен с информационным входом триггера первого разряда выходы третьих элементов Ивсех разрядов, за исключением п-госоединены с вторыми входами третьихэлементов ИЛИ с второго разряда пои-й соответственно, выход третьегоэлемента И и-го разряда соединен свторым входом второго элемента ИТИ,выходы первых элементов ИЛИ всехразрядов соединены с входами сброса1259триггеров одноименных разрядов, выходы третьих элементов ИЛИ всех разрядов, кроме первого, соединены с входами синхронизации триггеров разрядов с второго по и-й соответственно и с вторыми входами первых элементов И разрядов с второго по п-й, выходы вторых элементов ИЛИ всех разрядов, за исключением первого, соединены с вторыми входами третьих 1 О элементов И разрядов с второго по 271 12п-й, выходы четвертых элементов И разрядов с второго по и-й соединены с вторыми входами третьих элементов ИЛИ одноименных разрядов, третий вход элемента И упоавления соединен с входом синхронизации устройства, выходы вторых элементов И разрядов с второго по и-й соединены с третьими входами третьих элементов ИЛИ одноименных разрядов.259271 Составитель А.Сиротскаяедактор Н.Яцола Техред И,Попович КорректоР Г Решетник о исноССР Производственно-полиграфическое предприятие, г. Ужгор Прое Кон И 7 Юач МШ Я"д аз 5123/47 Тираж,671 ВНИИГП 1 Государственного по делам изобретений и 113035, Москва, Ж, Раувскомитета открытий ая наб