Патенты опубликованные 30.07.1980

Номер патента: 752329

Опубликовано: 30.07.1980

Авторы: Николаенко, Новокшонов

МПК: G06F 7/04

Метки: сравнения, чисел

...элементы 9 запрета и элемент 10 ИЛИ-НЕ узла 7 ана752329 лиза поступают неоднозначные сигналы и элемент 11 ИЛИ вырабатывает сигнал А.Ф В +З, разрешая формирование узлом 8 анализа сигналов А)В +Р и Ас В Р. Если положительным является число В, то элементы 13 ИЛИ-НЕ. и 15 ИЛИ узла 8 анализа вырабатывают сигнал А(В -О запрещая формирование сигнала АВ +Р. Если положительным является число А, то элемент 15 ИЛИ дает разрешение эле менту 14 ИЛИ-НЕ на формирование сигнала АВ+П.При сравнении однозначных чисел А и В по сигналу с элемента 4 равнозначности на входы сумматора 1 через элементы 5 17 запрета и 16 ИЛИ узла 3 согласования кода поступает обратный код числа А, равный (2" -1 - (А), причем на знаковый вход подается единичный сигнал. На...

Номер патента: 752330

Опубликовано: 30.07.1980

Авторы: Павлов, Парисенков

МПК: G06F 7/04

Метки: сравнения, чисел

...элемента И,На чертеже изображена блок-схема устройства. Устройство содержит сумматор 1, группу элементов НЕ 21, 2, , 2 форми 15рователей 31, 3. 3 3 исигналов передачи, каждый из которых состоит изэлементов 4 И, элемента 5 НЕ, элемента6 И, элемента 7 ИЛИ, элемент 8 НЕ,сумматор 9, элемент 10 И, элемент 1120ИЛИ, элемент 12 И, элемент 13 НЕ,элементы 14 и 15 И, элемент 16 НЕ,вход 17 управления, выходные шины 18,19 и 20 устройства.25Устройство работает следующим образом,На вход сумматора 1 поступает двоичный код первого числа (а ) и черезгруппу элементов 2 НЕ - код второгочисла ( ). В результате сложения пря 1.30ного кода числа д и обратного кода числа Ь на выходе сумматора 1, работающего с циклическим переносом, формируется код числа с = ц...

Номер патента: 752331

Опубликовано: 30.07.1980

Авторы: Жигулевцев, Литягин, Прохоренко, Степанченко

МПК: G06F 7/38

Метки: знака, приращения, сигнала

...присутствует комбинация ОО, а триггеры 5 находятся в исходном состоянии, при котором на их единичных выходах присутствует сигнал О, и на выходе схемы 7 ИЛИ также присутствует сигнал О, запрещающий формирование импульсов генератора б. В прямом направлении движения на входах 1 и 2 появляется комбинация сигналов 1, О. При этом, на входе схемы 4 И, один из входов которого соединен с нулевым выходом первого триггера 5 появляется сигнал 1.Этот сигнал появляется также на выходе схемы 7 ИЛИ, разрешая работу генератора б импульсов, и поступает также на информационный вход триггера 9 знака. Генератор б формирует один импульс, который переводит первый триггер 5 в состояние, при котором на его единичном выходе появляется сигнал 1, а на...

Номер патента: 752332

Опубликовано: 30.07.1980

Авторы: Корнейчук, Косинов, Покаржевский, Тарасенко, Филипенко, Щербина

МПК: G06F 7/38

Метки: вычисления, функции

...аналогично первому на управляющий вход счетчика 4поступает в число-импульсном кодеоперанд у. Если порядок числа упревосходит порядок числа х на величину Я (Я = 0,1,2 п), то всчетчике 4 Я раз будет наблюдатьсяпереполнение и следовательно всчетчик 2 и счетчик 3 прибавится поЯ единиц. Цикл заканчивается посигналу от источника информации обокончании передачи кода у. В результате выполнения третьего цикла насчетчике 2 получаем порядок РМ5 = Р+ Я, а на счетчике 4 мантиссувчисла у,В четвертом цикле блок б управления вьдает серию сигналов, по каждому из которых осуществляется сдвиг20 содержимого регистра 1 и прибавление единицы в счетчик 3. Цикл заканчивается по достижению счетчиком3 состояния 0. Если при этомв нулевом и первом разрядах...

Номер патента: 752333

Опубликовано: 30.07.1980

Авторы: Нестеров, Сучков, Ямшанов

МПК: G06F 7/38

Метки: арифметическое, контролем

...соединен с выходом регистра 7 второго операнда, выход узла 2 свертки соединен со второй схемой 14 сравнения.Входные шины 15-21 служат для приема управляющих сигналов, Выходные шины 22-25 служат для выдачи результатов операции и правильности ее выполнения.Устройство работает следующим образом.Перед выполнением операции одиниз операндов считывается на регистр1 из ЗУ, другой, являющийся результатом предыдущей операции, находится на регистре 7, Выполнение операции начинается подачей ( в зависимости от типа операции) управляющихсигналов на входные шины 16 или 17и 19, в результате чего первый операнд через коммутатор 3 в прямомили инверсном виде подается на первый вход первого 4 и второго 5 сумматоров,Одновременно второй операндиэ регистра 7...

Номер патента: 752334

Опубликовано: 30.07.1980

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/38

Метки: возведения, степень

...умножитель формирует на выходе разряды квадрата и произведения последовательно, по мере поступления на их входы разрядов операндов, таким образом, что при поступлении на вход 1-ых разрядов операндов на выходах Формируются значения (1 - р) -ых разрядов резуль татов, которые тут же используются в качестве операндов в следующих квадраторах 2 и умножителях 3. (Здесь р - выраженная в количестве циклов вычисления, задержка появления разрядов результата относительно поступления соответствующих разрядов операндов, вносимая одним квадратором или умножителем). Элемент 5 задержки выполняет задержку информации, поступающей на его вход с тем, чтобы разряды операнда Х на входы первого умножителя 1 и второго коммутатора 3 одновременно с разрядами того...

Номер патента: 752335

Опубликовано: 30.07.1980

Авторы: Кондратьев, Ленкова

МПК: G06F 7/52

Метки: множительное

...начале операции вычисляются кратные множимого А. Так, для кратного 2 А множимое А подается на первый 2 и второй 5 входные регистры (с первой 3 и второй б входных шин устройства) и складываются в сумматоре 4. Результат с выхода сумматора 4 записывается в определанную ячейку памяти кратных, а выходной перекос, если он появится, запомнится в реверсивном счетчике 13 (предварительно сброшенном в 0), и оттуда записывается в соответствующую ячейку узла 12 хранения старших разрядов кратных, представляющего собой группу адресуемых регистров (ячеек). При вычислении кратного ЗА, кратное 2 А считывается из памяти 1 кратных и узла 12 хранения старших разрядов, Разряды кратного, считанные из памяти 1 кратных, подаются на первый входной регистр 2, а...

Номер патента: 752336

Опубликовано: 30.07.1980

Авторы: Байков, Чуватин

МПК: G06F 7/52

Метки: псевдоделения

...А на 2; разрядоввправо, в результате на его выходахобразуется код поразрядных сумм величины 2А;, который поступает на,вторые входы второго сумматора 4.Во втором узле 8 сдвига происходитсдвиг кода переносов величины А;,поступившего на его входы, на 2;разрядов вправо, в результате наего выходах образуется код переносов величины 2А;, который поступает на четвертые входы второго сумматора 4. В первом сумматоре 3 взависимости от значения величиныпроисходит операция сложения иливычитания величины А, и величиныВ;, представленных в двухрядномкоде, и на его выходах образуетсявеличина (А, в ЦВ). Посколькуцепи сумм и переносов первого сумматора 3 разделены, то на выходахсумм, первого сумматора 3 образуетсякод поразрядных сумм величины(А; - ;...

Номер патента: 752337

Опубликовано: 30.07.1980

Автор: Чуватин

МПК: G06F 7/52

Метки: псевдоделения

...узле 8 сдвига происходит сдвиг кода переносов величины В; на 2; разрядов вправо. В результате на выходах второго узла 8 сдвига образуется код переносон величины 2 ф В;, который поступает на четвертые входы второго сумматора 4. В первом сумматоре 3 н зависимости от значения неличины ); происходит операция сложения и вычитания величины А; и В,представленных н двухрядном коде, и на выходах первого сумматора 3 образуется .величина (А; - Ф В;), т.е. на7выходах сумм первого сумматора 3 образуется код поразрядных сумм величинь (А; в ) В;), а на выходах переносов первого сумматора 3 образуется код переносов величины (А - Ц, В;), Код поразрядных сумм величины (А- Ц, В;) с выходов сумм первого сумматора 3 поступает со сдвигом влево на один разряд...

Номер патента: 752338

Опубликовано: 30.07.1980

Авторы: Безродный, Мартыненко

МПК: G06F 9/00, G11C 8/08

Метки: оперативной, памятью

...выходом триггера 5 конца цикла, входыкоторого соединены соответственно сшиной 4 и выходом формирователя 1.Устройство работает следующим образом. 25В исходном состоянии на шине 4 ина выходе формирователя 2 присутствует нулевой уровень напряжения, на выходах триггера 3 режима - единичныеуровни, на выходе элемента б И-НЕнулевой уровень, на выходе формирователя 1 - единичный уровень, на выходе триггера 5 конца. цикла - нулевойуровень и на выходе элемента 7 И-НЕединичный уровень напряжения.35При подаче по шине 4 единичногоуровня триггер 3 режима устанавливается в нулевое состояние, при этом навыходе элемента б И-НЕ формируетсяперепад напряжения единичного уровня,которым запускается формирователь 1. 40По окончании цикла работы на...

Номер патента: 752339

Опубликовано: 30.07.1980

Авторы: Братальский, Златников, Золотаревский, Катковская

МПК: G06F 11/22

Метки: двоичный, контролем, реверсивный, счетчик

...При единичном .значениисигнала на входе 14 счетчик. работаетв режиме суммирования. При единичном значении сигнала на входе 15 счетчикработает в режиме вычитания. Тактирующий сигнал на входе 16 стробируетработу счетчика при сложении и вычитании.Наличие сигнала переноса при сложении или сигнала заема при вычитании формируется н дешифраторе 17 ошибок переноса.Каждый период работы двухтактногореверсивного двоичного счетчика сконтропем делится на 4 Фазы. Дляэтого по входам 10-13 поступают четыре взаимосмещенных серии синхроимпульсов. При поступлении синхроимпульсов по входу 10 происходит изменение состояния основного регистра.При поступлении синхроипульсон повходу 12 Обнаруживается ошибка, которая может при этом возникнуть....

Номер патента: 752340

Опубликовано: 30.07.1980

Автор: Евлов

МПК: G06F 11/08

Метки: информации

...тэтраде регистра 1 сдвига в данный момент находится код нуля, то в счетчике 2 окажется код всех единиц и, следовательно, первый же ТИ поступающийЕсли в качестве последовательности весовых коэффициентов исполь" зовать последовательность32,16, 8, 4, 2, то при максимальной длине кодовой комбинации, равной пяти, счетчик 4 представляет из себя счетчик по код 32, т.е. процесс преобразования старшего разряда продолжается 32 раза. В процесс преобразования четвертого раз. ряда продолжается 16 раз, так как в этом случае в счетчике 5 нахо" дится единица, а дешифратор и шифратор построены таким образом, что в счетчик 4 занесена разность (во - ва 1 ), т.е, число 16 фи, следовательно переполнение счетчика 4 наступит через 16 циклов, и тадвУстройство...

Номер патента: 752341

Опубликовано: 30.07.1980

Авторы: Запольский, Самарский, Шкляр, Яцевич

МПК: G06F 15/00

Метки: микропрограммный, процессор

...грамму. В команде ВМ имеется поле кода операции, поле начального адреса подпрограммы в основной оперативной памяти 1 и поле длины подпрограммы.Команда ВМ, как и все другие команды, выполняется микропрограммно под управлением блока 2.обработки данных.Команда ВМ считывает из основной оперативной памяти 1 идентификатор загружаемой микропрограммы и сравнивает с идентификаторами микропрограмм, размещенных в зонах дополнительной управляющей памяти 4, В случае совпадения идентиФикатора загружаемой микропрограммы с одним из идентификаторов зон дополнительной управляацей памяти 4 загрузка этой,. микропрограммы не производится, а управление непосредственно передается микропрограмме в дополнительной управляющей памяти 4. При несовпадении...

Номер патента: 752342

Опубликовано: 30.07.1980

Авторы: Макаров, Овчинников

МПК: G06F 15/16

Метки: вычислительная, мультипроцессорная

...обмена, Этим заканчивается фаза поиска дублера, Таким образом, если между ведущим процессо" ром и дублером имелось рассогласование, возникшее из-за несинхронной ответа на запрос, блок 11 памяти номера, коммутатор 12, блок 13 сопряжения с памятью,Работа системы производится следующим образом.Блоки 5 обеспечивают временноесогласование выполнения на асинхронно работающих блоках системы такихзадач реального масштаба времени,для решения которых требуется одновременная обработка на разных процессорах различной информации, принятой (снятой с датчиков) в один и тотже момент времени; одновременноеокончание некоторых программ (например, программ выдачи высших команд);дублированная работа процессорови модулей общей памяти для обеспечения...

Номер патента: 752343

Опубликовано: 30.07.1980

Авторы: Махонько, Титов

МПК: G06F 11/00, G06F 15/16

Метки: вычислительных, дуплексная, машин

...восле каждого несовпадения результатов двух ВМ в диагностировании и повторном решении части задачи от последней точки промежуточного расчета.Переполнение счетчика сбоев классифицируется в системе как отказ в одной иэ ВМ. Только в этом случаенаступает прерывание в решениизадачи для диагностирования.Схема системы представлена начертежеУстройство содержит вычислительные машины 1, 2, блоки 3,4 управления, блоки 5 и 6 обработки прерываний, блоки 7, 8 основныхрегистров, включающие регистры 7.0,8,0 команд и индексные регистры7.1-7 п, 8.1-8 п, группы элементов И1 О 9 (9. О, 9,1-9 п), 10 (10. 0,10.1 "10. п),группы элементов ИЛИ 11,12, группыэлементов И 13 (13.0,13.1-13,п),14 (14. 0,14.1-14.п),15 (15. 0,15.1-15.п),1 (16.0,16.1-16.п), блоки...

Номер патента: 752344

Опубликовано: 30.07.1980

Авторы: Везенов, Зайцев, Лаврешин, Олеринский, Петренко, Фрольцов, Хамко, Цакоев

МПК: G06F 15/16

Метки: вычислительная, мультипроцессорная

...к общему для всей системы синхрониэирующему входу 3.Таким образом, в каждом процессоре на входе блока 1 О, в каждый момент времени имеется совокупность запросов от процессоров, ожидающих разрешения на передачу информации. Блок 10 в каждом процессоре из совокупности запросов с учетом собственного запроса выбирает старший по приоритету запрос.Если собственный запрос является старшим по приоритету, то в блок 8 поступает сигнал, разрешающий данному процессору передачу информации. Одновременно сигнал с выхода блока 10 поступает в блок 14 на первый вход узла временной привязки 18, на второй вход этого узла поступает 30 сигнал с блока 6 синхронизации. С первого ныхода узла временной привяз ки сигнал поступает на первые входы элементов И 17 и...

Номер патента: 752345

Опубликовано: 30.07.1980

Авторы: Суровцев, Чернышев, Шаповалов

МПК: G06F 17/10, G06F 19/00

Метки: вычислительное, цифровое

...блока 6 переписывается в 30- 1)-ый регистр, а содержимое первого регистра переписывается в сумматор. Затем по импульсу блока 9 управления происходит пуск арифметического блока 7 на выполнение операции умножения.По окончании выполнения операции умножения (условие Р 1 = 1) к произведению, полученному на сумматоре, прибавляется начальный вклад ГО(х)В результате этого на сумматоре получается значение ненормированной плотности распределения для первой точки разбиения интервала (а, Ь. Содержимое счетчика блока 9 управления уменьшается на 1. Одновре- ф 5 менно содержимое сумматора переписывается в последний регистр запоминающего блока 6. Затем проверяется логическое условиЕ. После вычисления значения ненормированной плотности 50...

Номер патента: 752346

Опубликовано: 30.07.1980

Авторы: Корнейчук, Косинов, Плехун, Покаржевский, Тарасенко, Щербина

МПК: G06F 17/10

Метки: вычисления, линейной, функции

...счетчика подключен к счетному входу счетчика операнда. На чертеже представлена струк -турная схема устройства. 5 10 15 20 25 ЗО 35 40 Устройство содержит вычитающийЧ-ый счетчик 1 операнда 1, реверсивный р-ый счетчик 2 результата,двоичные счетчики 3 и 4, генератор 5 импульсов, ключ б, регистр 7,триггер 8, декодирующий блок 9,блок 10 задания коэффициентов,элементы 11 и 12 И, группу элементов 13 И и блок 14 управления,управляющий вход 15, выход 16индикации занятой, выход 17 индикации знака.Устройство работает следующимобразом.Исходное состояние устройстваустанавливается по сигналу блока 14управления, сбрасывающему в нольсодержимое счетчиков 1,3 и 4,Затемблок 14 Управления выдает сигнална группу элементов 1 3 И и управляющий вход регистра...

Номер патента: 752347

Опубликовано: 30.07.1980

Авторы: Кончак, Нечаев, Садыхов, Чеголин

МПК: G06F 17/14

Метки: вычисления, дискретных, коэффициентов, обобщенных, функций

...котораяподается на первый вход блока 23умножения на модуль, на вторсй входкоторого в этот момент с выхода блока 30 вычисления модуля Я подаетсяв двоичном коде значение модуля Я.(для первого шага преобразования0 = Б). Тогда в результате перемножения циФровой последовательности,формируемой счетчиком 20 по модулюБ на модуль Б, на выходе 9 блока 1Формирования адреса Формируется соответствующая цифровая последовательность, в результате чего иэ основного блока 2 памяти происходитчтение значений ординат реализации, 20которые последовательно перемножаются в блоке 37 умножения комплексныхчисел с нулевой строкой ядра, которую вырабатывает блок 8 и результатыумножения суммируются в сумматоре 38. 25В это же время значения...

Номер патента: 752348

Опубликовано: 30.07.1980

Авторы: Альховик, Байков, Долгодров, Кабанов, Петушков

МПК: G06F 17/10, G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...слова устройства для выполнения БПф,и состоящий из двух.частей, в дальнейшем именуемыхсчетчиками итераций и шагов итераций.Вычисления в предлагаемом устройстве осуществляются в соответствиис выражениямиЮА = А+ Х В;(1)В =А - ХВ,х: еаза (-ЗютСн; Значения Х, у, 9 фиксируются врегистрах 1, 2 и 3, В блоке 10памяти хранятся константы Ь . Блоки5, б сдвига служат для умноженияна 2При обработке реального массивавхОдных данных может иметь местоследующее соотношение(4)О 3, Я ГНУ15гдеУ(0), Х(0) - знаковые РазРяды регистров .1п - вспомогательная функция;С - 4 о-;К (О о-ЯПоследняя Реализована при помощирегистра сдвига с начальной установкой Н= 2 и текущим содержимым Нфа,1 где 4 - номер итерации. З 0Устройство работает...

Номер патента: 752349

Опубликовано: 30.07.1980

Авторы: Буров, Карякин, Якимович

МПК: G06F 17/10

Метки: знаковый, коррелометр, многоканальный

...на первые входы первой (второй) группы элементов 8 (9) равнозначности. Значения О; (Ь; ) поступают также на вторые входы второй (первой) группы элементов 9 (8) равнозначности. В М -ых элементах первой 8, второй 9 и третьей 11 групп элементов равнозначности формируются соответственно суммы О,(О 9 Ь;, д,=(О 1 д" К,:цра 1 гаеф - енек слаженна ао модулю 2. Значение С, поступает на первый управляющий вход с -го счетчика 10, Этот счетчик работает в режиме сложения, если с;г, = 1 и в режиме вычитания, еслибы;=0. Значение суммы Ь; поступает на, второй управлякций вход й -го счетчика. Потенциал, соответствующий единичному значению этой суммы, устанавливает В -ый счетчик в режим счета, а потенциал соответствующий нулевому значению суммы - в...

Номер патента: 752350

Опубликовано: 30.07.1980

Авторы: Кривего, Маматказин, Мосяков, Узинский, Штейнберг, Шуленин, Яворская

МПК: G06F 17/10

Метки: вычисления, координат

...на прямую П.В соответствии с выражением (1) вычисление величин ОО производится в повернутых координатных осях на угол. Поворот координатных осей на уголв арифметических блоках 1 и 2 устройства производится перемножением координат центра окружности на заданные аргументы угла сС, При этом умножение производится в соответствии с необходиьнм числом анализируемых разрядов множителя.Анализ на состояние разрядов множителя производится в блоках 10 и 18 анализа разрядов множителя. С учетом проанализированных пар разрядов множителя через соответствующие группыэлементов И-ИЛИ 7 и 15, осуществляющих необходимый вид преобразования(прямую передачу, инверсную передачу,правый сдвиг, левый сдвиг), значение множимого подается на соответствующие...

Номер патента: 752351

Опубликовано: 30.07.1980

Авторы: Соломаха, Шевяков

МПК: G06F 17/10

Метки: функциональный, цифровой

...разбиенияВыражения (1) и (2) положены в основу построения преобразователя.Значения аргументов Х и У фиксиру- З 5 ются в соответствующих реверсивных счетчиках 1, 3 и 2, 4.Коды счетччков 3 и 4 интервалов подключены к адресной шине блока памяти, предназначенного для хранения кодов ор динат функции в узлах и определяют адрес ячейки памяти в которой хранится код, соответствующий ординвте ;) . Коды счетчиков 1 и 2 приращений соответствуют величинам (Х-Х,) и (-1)и поступают на ц блок 5 сравнения, выходной сигнал кото- рого 51 аков 3 и 4 интервалов на едиьчу, чтопозволяет выбрать из блока 8 памяти кодординаты1+ и суммировать его воф 1втором полутакте с содержимым накапливающего сумматора 9,Во втором такте содержимое счетчика3 уменьшается...

Номер патента: 752352

Опубликовано: 30.07.1980

Авторы: Рубинов, Терновский, Цибулин

МПК: G06F 17/10, G06F 17/15

Метки: коррелятор, многоканальный

...входами связан с вертикальными шинами 7. Запоминающие сердечникинаходятся на пересечении шин 5, 6 и 7,Концы шин 5, 6 и 7, не связанные с блоками 2, 3 и 4, объединены и заземлены,причем первая диагональная шина, следующая за главной диагональной шиной, имеющей наибольшее число сердечников, является продолжением первой диагональной,вторая - второй и т.д. Число сердечников,пронизанных диагональными шинами, равночислу выходов коммутатора 2,Многоканальный кольцевой коммутатор2 разводит один из входных сигналов подиагональным шинам 5, Многоканальныйкольцевой коммутатор 3 разводит второйвходной сигнал по горизонтальным шинам6. Блок 4 интеграторов работает такимобразом, что сигналы, связанные с пере 52 ,фмагничиванием сердечников из...

Номер патента: 752353

Опубликовано: 30.07.1980

Авторы: Афонин, Кузнецов, Опришко, Рабин, Соколов

МПК: G06F 17/10, G06F 17/17

Метки: адаптивного, информации, сглаживания, цифровой

...поступает сигнал ,с оответствующий коэффициенту сглаживания . На управляющий вход блока 6сглаживания поступает сигнал запуска С(третий вход устройства) через элемент 457 задержки. Информационный выход блока 6 сглаживания соединен с соответствующим входом блока 2 сглаживания свыходов которого снимается сигнал сглаженйого значения (первый выход устройства) у; и сигнал окончания работы С(второй выход устройства), Управляющийвыход блока 6 сглаживания соединен ссоответствующими входами блока 2 сглаживания и триггера 3. 55 Триггер 3 предназначен для хранения знака предыдущей разницы, т.е. б. Элеменгом 4 экв;валентности производится Устройство адаптивного сглаживания цифровой информации работает следующим образом.На выходе триггера...

Номер патента: 752354

Опубликовано: 30.07.1980

Авторы: Боброва, Зеликман, Киселев

МПК: G06F 7/52

Метки: анализатор, плотности, распределения, функций

...х; анализируемого процесса х(1), единица. Специфика политрона такова, что электронный пучок в зависимости от уровня напряжения, приложенного к горизонтально-развертывающим пластинам, оказывается между соответствующей парой функциональных пластин, Если, например, в момент 1, анализируемый процесс имеет значение х;Ц), электронный пучок смещен под функциональную пластину, номер которой соответствует данному уровню, Условно можно считать ее 1-й пластиной, Но если анализ ведется для уровня х;, на 1-й пластине выставлен нулевой потенциал и с выхода анализатора снято нулевое напряжение, и лишь при х(1) =х; сигнал на выходе будет не нулевым. Сигнал на выходе интегратора 9 пропорционален времени нахождения анализируемого сигнала в данном...

Номер патента: 752355

Опубликовано: 30.07.1980

Автор: Яковлев

МПК: G06F 7/52, G06F 7/70

Метки: вероятностное, деления, чисел

...техническим решением к данному изобретению является верот 5 ятностное устройство для деления чисел, содержащее регистры делимого и делителя, накапливакхций сумматор, счетчик, генератор псевдослучайных чисел, блок сравнения первая группа входов которого соединена с выходами регистра делителя, а втораяс выходами генератора псевдослучайных чисел, выход блока сравнения соединен со входом счетчика, выход которого соеди 2нен с первым входом генератора псевдослучайных чисел, второй вход генератора псевдослучайных чисел является входом устройства (31.Недостатком этого устройства являетсятакже низкая точность выполнения операции деления,Цель изобретения - повышение точности устройства.Поставленная цель достигается тем,что устройство,...

Номер патента: 752356

Опубликовано: 30.07.1980

Авторы: Балтайтис, Гудименко, Мальцев, Матяшин, Мочалов, Ракитянский

МПК: G06F 15/42

Метки: вычислительное, диагностики, заболеваний

...с пер афвыми входами триггеров, вторые входы которых через соответствуюшие контактныепереключатели соединены с выходом ждушего мультивибратора, вход пикового детектора является входом блока, выходытриггеров являются выходами блока,На фиг. 1 представлена блок-схема устройства на фиг. 2 - схема блока памятна на фиг, 3 - схема второго варианта реализации устройства.Ус 1 ройство содержит блок 1 памяти,блок 2 ввода исходной информации, решаюший блок 3, блок 4 коммутации, измерительный прибор 5, индикаторы 6, запоминающие узлы 7, резисторы 8, выходы 9 и 10 блока памяти, сумматоры 11 и 12, формирователь 13 разностного сигнала, коммутатор 14, включаюший пороговый элемент 15 и коммутирующий элемент 16, формирователь 17 пороговых уровней...

Номер патента: 752357

Опубликовано: 30.07.1980

Авторы: Клименский, Хижняк, Щелкунов

МПК: G06G 5/00

Метки: вычислительное, дифференциальное, пневмогидравлическое

...на питающемвходе которого установлен входной постоянный симметричный дроссель 11, на выходе - выходной постоянный поплавковыйдроссель 12, содержащий втулку 13 иразмещенный аксиально внутри нее конический поплавок 14, соединенный вершиной с выходным рычагом 8 так, что ось 40поплавка 14 совпадает с осью заслонки,а эффективная плошадь его основания равна аффективной плошади заслонки. Питающие каналы 15 и 16, подведенные к входным дросселям усилителя и редуктора, сое динены с источником входного давления РПри этом отношения рабочих площадей входных и выходных дросселей усилителя 1 иредуктора 7 равны. Причем5,/б 5 /5Устройство работает следующим обраЭомеК питающим входам усилителя 1 и ре55 дуктора 7 подведено рабочее тело под пе-. ременным...

Номер патента: 752358

Опубликовано: 30.07.1980

Автор: Комаров

МПК: G06G 7/02

Метки: аналоговых, гальванической, передачи, развязкой, сигналов

...входного напряжения 1, шпающий 2 и опорный 3 источ О ники двухполярного напряжения, усилитель постоянного тока 4, два развязывающих оптрона 5, 6 на светодиодах 7, 8 и фото- транзисторах 9, 10 и ограничительные резисторы 11, 12, 13, 14, 15 и 16.15Устройство работает следующим образом.При отсутствии входного напряжения через светодиоды 7, 8 оптронов 5 и 6 протекает начальный ток, величина которого определяется величиной резистора 14 и отрицательного напряжения Еп 1 первого источника двухполярного напряжения 9. Этот ток создает ток эмиттера фототранзистора 10, который протекает через резистор 13 и создает на нем падение напряжения. Величину резистора 13 выбирают таким образом, что при отсутствии входного напряжения выходное - равно...