Устройство для вычисления коэффициентов обобщенных дискретных функций

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 070678 (21) 2631165/18-24 с присоединением заявки Ио С 06 Р 15/31 Государственный комитет СССР по делам изобретений и открытий(0888) Дата опубликования описания 300780 П.М. Чеголин, Н. В. Нечаев, Р.Х. Садыхови В.С. КончакИнститут технической кибернетики АН Белорусской ССР.(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОЭФФИЦИЕНТОВ ОБОБЩЕННЫХ ДИСКРЕТНЫХ ФУНКЦИЙ Изобретение относится к цифровой вычислительной технике и может быть использовано в составе автоматизированного комплекса обработки данных экспериментальных исследований,Известно устройство для вычисления коэффициентов Фурье, содержащее блок ввода ординат, генератор опорной частоты, блок формирования кодов аргументов, реверсивные счетчи- ки, источник эталонного напряжения, два функциональных преобразователя и блок задержки 1). Недостатком этого устройства является низкое быстродействие.Наиболее близким к предлагаемому по технической сущности является устройство для реализации алгоритма быстрого преобразования фурье, содержащее основной блок памяти, счетчик адреса и арифметический блок, выход которого соединен с инФормационным входомосновного блока памяти, выход которого соединен с первым входом арифметического блока, дешифратор адреса, делитель частоты и преобразователь . напряжения в код 2). Недостатком устройства является то, что оно позволяет вычислять только коэффициенты дискретного преобразования фурье.Цель изобретения - расширение функциональных возможностей устройства за счет вычисления коэффициентов обобщенных дискретных функций в области определения Ю = р , гдеО р и в - произвольные целые числа. Поставленная цель достигаетсятем, что в предложенное устройстводля быстрого вычисления коэффициен тов обобщенных дискретных,функцийесодержащее основной блок памяти,.счетчик адреса и арифметическийблок, выход которого соединен синформационным входом основного 20 блока памяти, выход которого соединенс первым входом арифметическогоблока, дополнительно введены блокформирования адреса, дополнительныйблок памяти, коммутатор и блок вы числения ядра обобщенной Функции,содержащий счетчик весовых коэффи-циентов, умножитель, преобразователь двоичного кода в код по модулю р и память ядра, выход которой 39 соединен со вторым входом арифметического устройства, а вход - черезпреобразователь двоичного кода вкод ло модулю р подключен к выходуумножителя, первый вход которогоподключен к выходу счетчика адреса,а второй " соедийен с выходомсчетчика весовых коэффициентов,первый вход которого является входом значения р, а второй - соединенс выходом сигнала переполнениясчетчика адреса и первым входом коммутатора, второй вход которогосоединен со входом синхронизацииустройства, счетным входом счетчика адреса и разрешающим нходом дополнительного блока памяти, управляющий вход коммутатора подключен к пер.ному выходу блока формирования адресаи входу выбора операции дополнительного блока памяти, адресный входкоторого подключен к выходу счетчика адреса, первый вход арифметического блока подключен к выходу и информационному входу дополнительногоблока памяти, выход коммутатора подключен ко входу блока выработки адреса и через линию задержки - к разрешающему входу основного блока памяти, адресный вХод и вход выбораоперации которого соединены соответственно со вторым и третьим выходами блока Формирования адреса.На чертеже представлена блок-схема устройства,Схема содержит блок 1 формирования адреса, основной блок 2 памяти,дополнительный блок 3 памяти, 35арифметический блок 4, коммутатор5, линию б задержки, адресныйсчетчик 7 и блок 8 вычисления ядраобобщенных дискретных функций, выход 9 блока Формирования адреса,первый вход 10 арифметического 40блока, выход 11 арифметическогоблока, первый вход 12 блока вычисления ядра, его выход 13, второйвход 14 арифметического устройства,второй вход 15 блока вычисленияядра, выходы 16 и 17 блока формирования адреса, вход 18 блока формирования адреса, вход 19 синхронизирующего сигнала устройства.Блок Формирования адреса, вчастности, может содержать счетчик20 по модулюР, триггер 21, счетчик 22 помодулю Я, блок 23 умножения на модуль Б, схему 24 умножения на модуль Р, блок 25 умно 55жения модулей, сумматора 26 и 27,двоичный счетчик 28 микрошагон,счетчик 29 по модулю Я и блок 30вычисления модуля Б, при этомсчетный вход счетчика 20 по модулюР соединен со входом блока формирования адреса, а выход сигналапереполнения счетчика 20 по модулю Рсоединен со счетным входом триггера21, инверсный выход которого соединен со счетным входом счетчика 29 по модулю Я и со счетным входом счетчика 22 по модулю Б, информационный выход которого соединен с одним из входов первого сумматора 26, а выход сигнала переполнения счетчика 22 по модулю Я соединен со счетным входом двоичного счетчика 28 микрошагов, информационный выход которого соединен со входом блока 24 умножения на модуль Р, выход которого соединен с первым входом блока 25 умножения модулей. Информационный выход счетчика 20 по модулю Р соединен с первым входом блока 23 умножения на модуль Я, выход которой соединен со вторым входом первого сумматора 26, выход которого соединен с первым входом второго сумматора 27, выход которого соединен со вторым выходом блока формирования адреса, выход сигнала переполнения счетчика 29 по модулю 0 соединен со входом установки н ноль двоичного счетчика 28 микрошагов и со входом блока 30 вычисления модуля Я, выход которого соединен со вторым входом блока 25 умножения модулей, со входом установки счетчика 22 по модулю Б и со вторым входом блока 23 умножения на модуль Б, входы 31 устройства являются входами в двоичном коде значений модуля Р, вход 32 - значений.модуля Я.Блок вычисления ядра обобщенной дискретной функции содержит счетчик 33 весовых коэффициентов, умножитель 34, преобразователь 35 двоичного кода в код по модулю Р, память 36 ядра.Арифметический блок состоит из последовательно соединенных блоков 37 умножения комплексных чисел и накапливающего сумматора-вычитателя 38.Работа устройства происходит следующим образом.Предварительно задаются все начальные условия, а именно: на входы 31 всех устройств выполняющих операции по модулю подается в двоичном коде значение модуля Р, через информационный нход в запоминающее устройство 36 блока вычисления ядра заносятся все значения амплитуд, представленные в двоичном коде, которые могут принимать ббобщенные. дискретные функции при данном Р,причем номера ячеек блока 36 совпадают с номерами занесенных в них значений амплитуд. На вход 32 подается значение модуля Я = Р. В оснонной блок 2 памяти заносятся ординаты реализации исследуемого процесса, причем адреса ячеек совпадают с номерами занесенных в них ординат реализации.В исходном состоянии все счетчики устройства установлены в нуль. Тактовйе импульсы со входа 19 поступа 752347ют через коммутатор 5 на счетныйвход 19 счетчика 20 по модулю Р блока 1 формирования адреса. При поступлении первых Р - 1 тактовых импульсов на информационном выходе счетчика 20 по модулю Р формируется цифровая последовательность, котораяподается на первый вход блока 23умножения на модуль, на вторсй входкоторого в этот момент с выхода блока 30 вычисления модуля Я подаетсяв двоичном коде значение модуля Я.(для первого шага преобразования0 = Б). Тогда в результате перемножения циФровой последовательности,формируемой счетчиком 20 по модулюБ на модуль Б, на выходе 9 блока 1Формирования адреса Формируется соответствующая цифровая последовательность, в результате чего иэ основного блока 2 памяти происходитчтение значений ординат реализации, 20которые последовательно перемножаются в блоке 37 умножения комплексныхчисел с нулевой строкой ядра, которую вырабатывает блок 8 и результатыумножения суммируются в сумматоре 38. 25В это же время значения ординатреализации из ячеек основного блока 2памяти записываются соответственнов ячейки дополнительного блока 3 памяти, адреса выборки которых вырабатывают счетчик 7 адреса. СледующийР-ий импульс устанавливает счетчик20 по модулю Р в ноль, а сигнал переполнения с его выхода перебрасывает триггер 21 в противоположноесостояние, в результате чего на входевыбора операции основного блока 2памяти устанавливается уровень записи, а на входе выбора операциидополнительного блока памяти устанавливается уровень чтения. В этот момент времени на выходе блока 1 формирования адреса сформирован адресвыборки и по сигналу выборки, который приходит через линию б задержкина вход разрешения выборки основногоблока 2 памяти, происходит запись результатон перемножения и суммирования в ячейку блока 3, а иэ ячейкиблока 2 памяти происходит считываниеординаты реализации. При поступлении 50следующих Ртактовых импульсовсчетчик 7 адреса вырабатывает соответствующие адреса и происходит операция чтения очередных ординат издополнительного блока 3 памяти. 55 При этом тактовые импульсы совхода 19 на выход коммутатора 5 не проходят, так как на управляющем входе коммутатора 5 данных присутст" вует высокий уровень, сформированный 60 триггером 21, в результате чего этот уровень дает разрешение на прохождение импульсов с выхода сигнала перемножения счетчика 7 адреса и запрет на прохождение тактовых импульсов со б 5 входа 19. При поступлении следующего тактового импульса на вход 19 устройства счетчик 7 адреса устанавливается в ноль и сигнал переполнения с его выхода через коммутатор 5 поступает на счетный нход счетчика 20 по модулю Р и записывает в него единицу и одновременно сигнал переполнения, прошедший через линию б задержки на вход разрешения выборки основного блока 2 памяти, записывает в соответствующую ячейку результат перемножения ординат реализации на первую строку ядра, В дальнейшем работа устройства происходит аналогично до окончания 1-го шага. Первый шаг преобразования оканчивается в тот момент, когда счетчик 29 по модулю 0 выработает сигнал переполнения, по переднему Фронту которого происходит деление модуля О на модуль Р в блоке 30 вычисления модуля Б, в результате чего на выходе блока 30 вычисления модуля Б Формируется модуль Я, Значение этого модуля поступает соответственно на вход установки модуля счетчика 22 по модулю Б и на вход блока 23 умножения на модуль Я. При поступлении на нход следующей серии Р импульсов на выходе блока формирования адреса Формируются аналогичным образом адреса и происходит требуемый порядок обмена информацией между основным блоком памяти 2 и арифметическим устройством 4, в результате чего происходит вычисление коэффициентов обобщенных дискретных функций. При поступлении Р-го импульса счетчик 22 по модулю Б вырабатывает импульс переполнения, который записывает и двоичный счетчик 28 микрошагов единицу, которая умножается в блоке 24 умножения на модуль Р и результат перемножается соответственно в блоке 25 умножения на модуль Я.Аналогичным образом происходит вычисление на остальных микрошагах, Когда в счетчик 29 по модулю О поступит Я-ыи импульс, сигнал переполнения с его ныхода установит двоичный счетчик 28 микрошагов в ноль, а по переднему Фронту его в блоке 30 вычисления модуля Я произойдет следующее деление модуля 0 на Р и, если,результат деления меньше единицы, то блок 30 вычисления модуля вырабатывает сигнал окончания вычисления коэффициентов,Работа блока вычисления ядра обобщенных дискретных функций происходит следующиМ образом.На первом микрошаге работы устройства счетчик 33 весовых коэффициентов установлен в ноль. Значения кодов с информационного выхода счетчика 7 адреса поступают навторой вход 12 умножителя 34, врезультате чего при поступлениина вход устройства первых Р"1 тактовых импульсов умножитель 34 ипреобразователь 35 двоичного кодав код по модулю Р формируют цифровую последовательность, вследствиечего из блока 36 считывается строка . ядра, которая поступает на второйвход блока 37 умножения комплексных чисел арифметического устройства4. Следующий Р-ый тактовый импульсустанавливает счетчик 7 адреса вволь, а сигнал переполнения с еговыхода записывает в счетчик .33 ве. совых коэффициентов 1, в результате чего на выходе устройства формируется строка ядра обобщенных дискретных Функций.Таким образом, предлагаемое устройство позволяет вычислять коэффициенты обобщенных дискретных функций с любым Р и щ. При Р=2 это будут коэффициенты преобразования Фурье-уолша, а при Р=И - коэффициенты дискретного преобразования Фурье. Предлагаемое устройство позволяет значительно повысить быстродействие вычисления . коэффициентов обобщенных дискретных функций. При р=3 и в=8 выигрыш в2 Оыстродвйствии составит -. =й=800Й оДФормула изобретения Устройство для вычисления коэффициентов обобщенных дискретных Функций, содержащее основной блок памяти, счетчик адреса и арифметический блок, выход которого соединен с информационным входом основного блока памяти, выход которого соединен с первым входом арифметического блока, о т-. л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счет вычисления коэффициентов обобщенных дискретных функций в области определения В = РП 3 где Р и щ - произвольные целые числа,в него введены блок формирования адреса, дополнительный блок памяти,коммутатор и блок вычисления ядрадискретной функции, содержащий счетчик весовых коэффициентов,умножитель,преобразователь двоичного кода вкод по модулю Р и память ядра,соединенной выходом со вторым входомарифметического блока, а вход - через преобразователь двоичного кодав код по модулю Р подключен к выходу умножителя, первый вход которогоподключен к выходу счетчика адреса,а второй - соединен с выходом счетчика весовых коэффициентов, первыйвход которого является входомзначения Р, а второй - соединен свыходом сигнала переполнения счетчика адреса и первым входом коммутатора, второй вход которого соединен со входом синхронизации2 О устройства, счетным входом счетчикаадреса и разрешающим входом дополнительного блока памяти, управляющий вход коммутатора подключен кпервому выходу блока формирования25 адреса и входу выбора операции дополнительного блока памяти, адресныйвход которого подключен к выходусчетчика адреса, первый вход арифметического блока подключен к выЗО ходу и инФормационному входу дополнительного блока памяти, выход коммутатора подключен ко входу блока Формирования адреса и через линию задержки - к разрешающему входу основноЗ 5 го блока памяти, адресный вход ивход выбора операции которого соединены соответственно со вторым нтретьим выходами блока формированияадреса4 ОИсточники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 43 б 358, кл. 6 Об Р 1/02, 1974,2, Авторское свидетельство СССРйй 480079, кл. 6 Об Р 1/02, 1975752347 Составитель А, Зоринедактор Т. Киселева Техред Н,Бабурка Коррект риг одписно 4 5 П Патенг, г. Ужгород, ул. Проект филиал акаэ 4747/8 Т ЦНИИПИ Государст по делам иэобр 113035, Москва, Ж раж 751енного комитета СССтений и открытий5, Рауюская наб д