Альховик

Номер патента: 1336028

Опубликовано: 07.09.1987

Авторы: Альховик, Байков, Дорофеев, Попов

МПК: G06F 17/14

Метки: сигналов, цифровой

...логический 0. В тактах 0 - 2 результат предыдуших вычислений хранится в первом и втором регистрах 8 сдвига и 9, поступает на выходы устройства и сопровождается тактовыми импульсами на его третьем входе. Одновременно с первого и второго входов устройства через первый и второй мультиплексоры, блоки 17 и 16 операнды заносятся соответственно во второй 9 и первый 8 регистры сдвига, а с третьего и четвертого входов через блоки 22 и 24, 23 и 25, в третий 10 и четвертый 11 регистры сдвига записываются коэффициенты Оо и Оп.В начале третьего такта на выходе 2 блока 27 управления появляетсяи далее нулевая, первая и вторая итерации выйполняются описанным образом. Для и роизвольной разрядности умножение на поворачиваюший множитель требует (Х+1) М...

Номер патента: 1228237

Опубликовано: 30.04.1986

Авторы: Альховик, Попов

МПК: H03K 3/84

Метки: генератор, псевдослучайного, цифровой, шума

...на входы постоянного запоминающего устройства 1 и первые группы входов первого 8 и второго 9 мультиплексоров. Импульсы с последнеговыхода второй группы выходов счетчика 3 поступают на вход синхронизации (тактовый) формирователя 5псевдослучайной двоичной последовательности и вызывают смену состояний на его выходе в соответствии сзаконом формирования М-последовательности, При появлении на входах первого элемента И 4 сигналов логичесО 20 ких единиц на первом входе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 появляется сигнал "1". В этом случае сигнал на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 представляет собой инверсию сигнала на его втором 5 входе, т.е. инверсию сигнала формирователя 5 псевдослучайной двоичной последовательности. Этот сигнал...

Номер патента: 1132285

Опубликовано: 30.12.1984

Авторы: Альховик, Байков, Дорофеев, Куликов

МПК: G06F 7/544

Метки: вектора, поворота

...тактовых импульсов, двоичный счетчик, первую группу постоянных запоминающих блоков, дешифратор, первьй, второй и третий комбинационные сумматоры-вычитатели и первый П-триггере выход генератора тактовых импульсов соединен со счетным входом двоичного счетчика и с тактовыми входами первого, второго и третьего регистров сдвига, выход двоичного счетчика соединен с адресными входами постоянных запоминающих блоков первой группы и с информационным входом дешифраторапер 3 вый выход дешифратора соединен с входом синхронизации первого 3 -триггера, выход старшего разряда первого регистра сдвига соединен с первым информа- ционным входом первого комбинациан-ного сумматора-вычитателя, второй информационный вход комбинационного...

Номер патента: 1105888

Опубликовано: 30.07.1984

Авторы: Альховик, Байков, Долгодров, Кабанов

МПК: G06F 7/544

Метки: функциональный, цифровой

...,Недостатком указанного устройстваявляется низкая точность вычисленияэлементарных функций, что обусловлено наличием погрешности усечения операндов в ходе итерационного процесса.Цель изобретения - повышение точности вычислений преобразователя.Поставленная цель достигаетсятем, что в преобразователь, содержащий тактовый генератор и и(где оразрядность операндов)последовательно соединенных каскадов, причемкаждый из каскадов содержит с первогопо четвертый регистры, блок памяти,первый, второй и третий коммутаторы,первый, второй и третий сумматорывычитатели, тактовые входы регистровс первого по четвертый соединенымежду собой и подключены к выходутактового генератора, адресная шинаблока памяти соединена с первым40 информационным входом четвертого...

Номер патента: 1070490

Опубликовано: 30.01.1984

Авторы: Альховик, Дорофеев, Куликов

МПК: G01R 23/16

Метки: вибродиагностики, динамических, объектов

...которых соединены с вЫходом блока быстрого преобразования Фурье, второй коммутатор, вход которого соединен с выходом второго постоянного запоминаю" щего блока, второй и третий оперативные запоминающие блоки, входы которых 55 соединены с выходами второго коммутатора, блок вычитания, входы которого последовательности и аналого-цифрового преобразователя, введены третий и четвертый управляемые делители частоты, два двоичных счетчика, третий и четвертый постоянные запоминающие блоки, два цифроаналоговых множительных блока, третий и четвертый коммутаторы, причем вход третьего управляемого делителя частоты соединен с выходом тактового генератора, а его выход - с входом первого двоичного счетчика и через четвертый управляемый делитель...

Номер патента: 955085

Опубликовано: 30.08.1982

Авторы: Альховик, Дорофеев

МПК: G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...входы сдвигателей 2 и 3.В сдвигателях 2 и 3 из кода 3 в соответствии с текущим номером шагаБПФи с учетом четности кода формируются адреса операндов А и В, которые считываются из блоков 10 й 11оперативной памяти.Пусть 3 333 д - двоичныйкод 3, На информационные входы сдви"гателя 2 поступает код Р 33.31.она информационные входы сдвйгателя 3 Р 333,3. Сигналы р и р вырабатываются блоком 6 анализа на четность в зависимости от четности кода3. Сдвигатели 2 и 3 осуществляют циклический сдвиг кода, поступающегона их информационные входы, наразрядов вправо. Старший разряд навыходе сдвигателей не используется,остальные разряды подаются на адресные входы блоков 10 и 11 оперативнойпамяти.В сдвигателе 4 определяется адресвеличины Ч", считываемой иэ...

Номер патента: 752348

Опубликовано: 30.07.1980

Авторы: Альховик, Байков, Долгодров, Кабанов, Петушков

МПК: G06F 17/10, G06F 17/14

Метки: быстрого, выполнения, преобразования, фурье

...слова устройства для выполнения БПф,и состоящий из двух.частей, в дальнейшем именуемыхсчетчиками итераций и шагов итераций.Вычисления в предлагаемом устройстве осуществляются в соответствиис выражениямиЮА = А+ Х В;(1)В =А - ХВ,х: еаза (-ЗютСн; Значения Х, у, 9 фиксируются врегистрах 1, 2 и 3, В блоке 10памяти хранятся константы Ь . Блоки5, б сдвига служат для умноженияна 2При обработке реального массивавхОдных данных может иметь местоследующее соотношение(4)О 3, Я ГНУ15гдеУ(0), Х(0) - знаковые РазРяды регистров .1п - вспомогательная функция;С - 4 о-;К (О о-ЯПоследняя Реализована при помощирегистра сдвига с начальной установкой Н= 2 и текущим содержимым Нфа,1 где 4 - номер итерации. З 0Устройство работает...