Цифровой функциональный преобразователь

Сокзз СоветскихСоциалистическихРеспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 752351 ФибрБпв делам изобретений и аткрмтий(71) Заявитель Рязанский радиотехнический институт(54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ 1Изобретение относится к вычислительной технике, автоматике и телемеханике и может быть использовано в качестве самостоятельного устройства или в составе аппаратуры для решения специальных задач.Известно устройство, содержащее запоминакзцее устройство, блок двоичных умножителей, счетчик, два счетчика интервалов, вычитающее устройство, двоичный умножитель, схему ИЛИ, счетчик результб тата Ц.Недостатком устройства является невозможность воспроизведения пространственных кривых, принадлежащих поверхности (К,У), траектория движения которых вл плоскости ХОУ задается потоками единичных приращений Ь и 7,Иэ известных устройств наиболее близким к изобретению по технической сущнос 20 ти является устройство, содержащее блок памяти и-счетчик приращений по тр линейный преобразователь, блок формированиз/ анана лрнращанни и линию ааларнни 2. 2Недостатком устройства является формирование приращений только одномерных функций, т,е, плоских кривых. Воспроизведение пространственных кривых с помощью данного ФП также невозможноаЦель изобретения - расширение функциональных возможностей за счет воспроизведения пространственных кривых.Указанная цель достигается тем, что в устройство, содержащее блок памяти и счетчик приращений по Х, дополнительно введены счетчик приращений по у, счетчики интервалов у, и У, блок сравнения, блок управления, накапливающий сумматор, четыре элемента ИЛИ, блок формирования приращений по , причем суммирукепий и вычитакзций входы счетчика приращений по тт, являются входами приращений по А устройства и соединены с первым и вторым входами блока управления соответственно, суммирукеций и вычитающий входы счетчика приращения по 1 являются входами приращений по 1 устройства и соединены с третьим и четвертым входами3 752351 4етственно, выходы но с выходами третьего и четвертого элепо , исоедине- ментов ИЛИ, прямой выход второго тригвходами первой и гера соединен с первыми входами пятого авнения, выход кото- ишестогоэлементовИ, а инверсный-спервходом блока уп- оими входами седьмого и восьмого элемен 5рой, третий и четвер- гов И, выход второго элемента ИЛИ подклюсоединены соответ- юен к первому входу третьего триггеравто. одами элементов рой вход которого соединен с входом блока управления соотвсчетчиков приращенийны соответственно совторой групп блока сррого соединен с пятымравления, первый, втотый выходы которогоственно с первыми вхИЛИ, вторые входы первого и второго элементов ИЛИ подключены к выходу переполнения счетчика приращений по у а их выходы подключены соответственно к суммирующему и вычитаюшему входам счетчика интервалов , выходы которого подключеЭны к входам первой группы блока памяти, вторые входы третьего и четвертого элементов ИЛИ подключены к выходу переполнения счетчика приращений по у, а их выходы подключены соответственно ко входам суммирования и вычитания счетчика интервалов у выходы которого подключены к)входам второй группы блока памяти, выход которого подключен к информационному входу накапливающего сумматора, первый и второй управляющие входы которого 25 соединены с пятым и шестым выходами блока управления, а выход - с информационным входом блока формирования приращений повыходы которого являются ввкодами устройстве, а управляющий вход подключен к седьмому выходу блока управления, состоящего из четырех триггеров, дешифратора, счетчика, элемента задержки, девяти элементов ИЛИ, четырнадцати элементов И, двух элементов И-НЕ и эле- З 5 мента ИЛИ-НЕ, причем первый вход блока управления соединен с первыми входами первого, второго и третьего элементов ИЛИ, второй - со вторыми входами первого и второго и первым входом четвертого эле О ментов ИЛИ, третий - с первым, третьим и вторым входами соответотвенно пятого, второго и третьего элементов ИЛИ, четвертый - с четвертым входом второго элемента ИЛИ и вторыми входами четвертого 45 и цятого элемента ИЛИ, пятый - с первыми входами первых элементов И-НЕ и И и через элемент ИЛИ НЕ с первыми входамивторых элементов И-НЕи И, выходы первого и пятого элементов ИЛИ подключены к первому и второму входам первого триггера, прямой выход которого соединен с первым входом третьего элемента И и вторыми входами второго элемента И-НЕ и первого элемента И, а инверсный - с первым входом четвертого элемента И и вторыми входами первого элемента И-НЕ и второго элемента И, первый и второй входы второго триггера соединены соответствен сброса четвертого триггера, входом обнуления счетчика и через элементзадержки - с выходом девятого элементаИ, прямой выход третьего триггера соединен с первым входом десятого элементаИ второй вход которого является входомтактовой частоты блока управления, е выход подключен ко входу синхронизации четвертого триггера и первым входам одинадцатого и двенадцатого элементов И, прямой и инверсный выходы четвертого триггера подключены соответственно ко вторым входам одинадцатого и двенадцатогоэлементов И, выход одинедцетого элемента И соединен с первыми входами тринадцатого и четырнадцатого элементов И ивторым и третьим входами соответственно третьего и первого элементов И, выходдвенадцатого элемента И соединен с первым входом девятого элементе И, счетнымвходом счетчика, вторыми входами четвертого, пятого, шестого и седьмого элементов И и третьим входом второго элементеИ, выходы счетчика соединены со входамидешифратора, первый выход которого соединен с третьими входами пятого и седьмого элементов И, второй - с третьимивходами третьего, четвертого, шестого ивосьмого элементов И, е третий - с четвертыми входами первого и второго элементов И и вторым входом девятого элемента И, выходы первого и второго элементов И-НЕ соединены со вторыми входами тринадцатого и четырнадцатого элементов И, выходы которых являются первыми третьим входами блока управления, выходы первого, второго, седьмого и восьмого элементов И соединены соответственнос первыми входами шестого, седьмого,восьмого и девятого элементов ИЛИ, вторыевходы которых соединены с выходами соответственно четвертого, третьего, шестогои пятого элементов И, а выходы являютсясоответственно четвертым, вторым, шестым и пятым выходами блока управления,седьмым выходом которого является выход девятого элемента И,Не фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок-схема блокауправления,при 30 ПРИ 5 7523Устройство содержит счетчики 1 и 2приращений по Х и у, счетчики 3 и 4интервалов х и у, блок 5 сравнения,элементы 6 ИЛИ, блок 7 управления, блок8 памяти, накапливающий сумматор 9 иблок 10 формирования приращения.Блок управления содержит триггеры11-14, дешифратор 15, счетчик 16, элемент 17 задержки, элементы 18-26 ИЛИ,элементы 27-40 И, элементы 41 и 42 1 ОИ-НЕ, элементы 43 ИЛИ-НЕ.Преобразователь предназначен для воспроизведения функции 2 = Х (Х,У), котораявместе со своими аргументами Х и Упредставлена в виде потоков единичных 15приращений ( ч д,+ Х, . У ) . БфП реализован нв основе кусочно-плоскостной интерполяции поверхности(хУ )Зависимости для определения величины дХ поприращениям д Х и ду т,е. дХ(АМ и 20Ь Х (вУ) на-ом квадрате разбиенияВыражения (1) и (2) положены в основу построения преобразователя.Значения аргументов Х и У фиксиру- З 5 ются в соответствующих реверсивных счетчиках 1, 3 и 2, 4.Коды счетччков 3 и 4 интервалов подключены к адресной шине блока памяти, предназначенного для хранения кодов ор динат функции в узлах и определяют адрес ячейки памяти в которой хранится код, соответствующий ординвте ;) . Коды счетчиков 1 и 2 приращений соответствуют величинам (Х-Х,) и (-1)и поступают на ц блок 5 сравнения, выходной сигнал кото- рого 51 аков 3 и 4 интервалов на едиьчу, чтопозволяет выбрать из блока 8 памяти кодординаты1+ и суммировать его воф 1втором полутакте с содержимым накапливающего сумматора 9,Во втором такте содержимое счетчика3 уменьшается на 1, что позволяет вовтором полутакте осуществить передачу всумматор 9 обратного кода ординаты 7;т,е, осуществить операцию вычитания, 3результате выполнения двух тактов к содержимому сумматора 9 прибавляется разность (.в.,+,+ - .с; +) т.е. прираще-ние функции, соответствующее единичномуприращению аргумента, Х,В третьем такте обеспечивается установка счетчиков 3 и 4 в исходное состояние и в случае возникновения переполнения в сумматоре форйируется соответствуюшее единичное приращение функции д 7.,Для этого блок 7 управления вырабатыва-.ет сигнал опроса блока 10 формированияприращения - формирование д Х, Остатокв сумматоре 9 учитывается при выработке следующего единичного приращения д 2,которое может быть сформировано при по,ступлении д 7 или д У . После выполнения трех тактов блок 7 управления устанавливается в исходное состояние,Погрешность воспроизведения(Х, У) в основном, определяется видом самой функции и объемом памяти, т,е, количеством разбиений по осям аргументов Х и У, и может быть сведена к величинам порядка 0,1-0,01%. По сравнению с известным устройством в предлагаемом существенно расширены функциональные воэможности. Предлагаемое изобретение может найти применение при построении различного рода автоматизированных систем управления и контроля, в цифровых интегрирующих машинах и других специализированных вычислительных устройствах, г=О,если (Х-Х,) (Ч-)и г: Л,если(Х - Х;) 4(У- Ч ) 50С приходом единичного приращения по Х(1 Ь М) или у(: ду ) запускается блок 7 управления, работа которого осуществляется в соответствии с микропрограммой,В первом такте с помощью управляющих сигналов блока 7 управления обеспечивается увеличение содержимого счетчиформула изобретения цифровой функциональный преобразователь, содержащий блок памяти и счетчик приращений по у, о т л и ч а ю ш и й - с я тем, что, с целью расширения функциональных возможностей эв счет воспро изведения пространственных кривых, преобразователь содержит счетчик приращений по у, счетчики интервалов Х и У блок сравнения, блок управления, нвкапливак7 75235 аий сумматор, четыре элемента ИЛИ,блок, формирования приращений по ., причем суммирующий н вычитаюший входы,счетчи ка приращений появляются входами приращений по Х устройства и соединены с первым и вторым входами "блока управления; соответственно суммирующий и вычитающий входы счетчика приращения по у являются входами приращений по у устройства и соединены с третьим и четвертым входами блока управления соответственно, выходы счетчиков приращений по ) и У соединены соответственно со входами первой и второй грунп блока сравнения, выход которого соединен с пятым входом блока управления, первый, второй, третий и четвертый выходы которого соединены соответственно с первыми входами элементов ИЛИ, вторые входы первого и второго элементов ИЛИ подключены к вы- о ходу переполнения счетчика приращений по Х а их выходы подключены соотвест)венно к суммирующему и вычитающему входам счетчика интервалов Х, выходы которого подключены к входам первой груп-д пы блока памяти, вторые входы третьего и четвертого элементов ИЛИ подключены к выходу переполнения счетчика приращений по у, а их выходы подключены соответственно к входам суммирования и вы- Зо читания счетчика интервалов увыходы которого подключены к входам второй группы блока памяти, выход которого подключен к информационному входу накапливающего сумматора, первый и второй управляющие входы которого соединены с пятым и шестым выходами блока управления, а выход - с информационным входом блока формирования приращений по т , выходы которого являются выходами устрой О ства, а управляющий вход подключен к седьмому выходу блока управления, состоящего из четырех триггеров, дешифратора, счетчика, элемента задержки, девяти элементов ИЛИ, четырнадцати элементов И, 45 двух элементов И-НЕ и элемента ИЛИ-НЕ, причем первый вход блока управления соединен с первыми входами первого, второго и третьего элементов ИЛИ, второйсо вторыми входами первого и второго и. первым входом четвертого элементов ИЛИ, третий - с первым, третьим и вторым вхрдами соответственно пятого, второго и третьего элементов ИЛИ, четвертый - с четвертым входом второго элемента ИЛИ и вторыми входами четвертого и пятого элементов ИЛИ, пятый . - с первыми вхо дами первых элементов И-НЕ и И и через 1 8элемент ИЛИ-НЕ с первыми входами вторых элементов И-НЕ и И, выходы пеового и пятого элементов ИЛИподключены впервому и второму входам первого триггера, прямой выход которого соединен спервым входом третьего элемента И ивторыми входами второго элемента И-НЕи первого элемента И, а инверсный - спервым входом четвертого элемента И ивторыми входами первого элемента И-НЕн второго элемента И, первый и второйвходы второго триггера соединены соответственно с выходами третьего и четвертого элемента ИЛИ, прямой выход второготриггера соедйнен с первыми входами пятогои шестого элементов И, а инверсный - с первыми входами седьмого и восьмого элементов И,выход второгоэлемента ИЛИ подключенк первому входутретьего триггера,второй входкоторого соединен с входом сброса четвертого триггера, входом обнуления счетчика ичерез элемент задержки - с выходом девятого элемента И, прямой выход третьего триггера соединен с первым входом десятого элемента И, второй вход которогоявляется входом тактовой частоты блокауправления, а выход подключен ко входу синхронизации четвертого триггера и первымвходам одинадцатого и двенадцатого элементов И, прямой и инверсный выходы четвертого триггера подключены соответственно ко вторым входам одинадцатого и двенадцатого элементов И, выход одинадцатого элемента И соединен с первыми входами тринадцатого и четырнадцатого элементов И и вторым и третьим входами соответственно третьего и первого элементовИ, выход двенарцатого элемента И соединен с первым входом девятого элементаИ, счетным входом счетчика, вторыми входами четвертого, пятого, шестого и седьмого элементов И и третьим входом второго элемента И, выходы счетчика соединены со входами дешифратора, первый выходкоторого соединен с третьими входами пятого-и седьмого алементов И, второй - с третьимивходами третьего, четвертого, шестого ивосьмого элементов И, а третий с четвертыми входами первого и второго алементов И и вторым входом девятого элемента И, выходы первого и второго элементов И-НЕ соединены со вторыми вхтдами тринадцатого и четырнадцатого элементов И, выходы которых являются первым и третьим выходами блока управления,выходы первого, второго, седьмого и восьмого элементов И соединены соответственно с первыми входами шестого, седьмого, 752351 10восьмсго н девятого элементов ИЛИ. вто-.рые входы которых соединены с выходами соответственно четвертого, третьего, шестого и пятого элементов И, а выходы являются соответственно четвертым, вторым, шестым и пятым выходами блока управления, седьмым выходом которого является выход девятого элемента И. Источники информации,принятые во внимание при экспертиз 1, Авторское свидетельство СССР ЪЬ 521570, кл, ( 06 Р 15/34, 1976,5 2. Авторское свидетельство СССРЖ 368618; кл. 6 06 Р 7/26, 19711 писное СССР аказ нн ен б., д. 4 филиал ППП Патент", г. Ужгород, ул, Проектн О/9БНИИПИ Гпо дел13035, М Тираж 75 осударств ам Изобре осква, Жго комитет й и открыт Раушская