Устройство для возведения в степень

55 60 степень, содержащее последовательносоединенные умножители (2),Кроме того устройство содержитблок управления, регистр операнда,регистр результата. Умножители формируют произведения, начиная с младших разрядов, и имеют один общийрегистр множимого. В первом умножителе число Х умножается само на себя и в каждом цикле в нем формиРруется цифра числа Х , которая тутже используется в качестве цифрымножителя во втором умножителе, гдетаким образом происходит умножение Хна Хф и Формируется цифра Хб, управляющая передачей кода множимого втретий умножитель и т.д. На выходе 15(и - 1)-го умножителя в каждом 1-омцикле вычисления формируется значепние (пЧ - 1 + 1)-го разряда числа ХВремя вычисления Х" в известномустройстве при поразрядном поступлении Х определяется по формулеТ = Чи + (п - 1)Чу,.где- время одного сложения в2.устройстве.Недостатком известного устройстватакже является низкое быстродействие.Целью изобретения является увеличение быстродействия.Поставленная цель достигаетсятем, что в устройство для возведенияв степень, содержащее последовательно соединенные умножители введено Кквадраторов,где К = (ВоЯ 2 п) аи - максимальный показатель степени,К + 1 коммутаторов, элемент задержкии регистр показателя степени разрядные выходы которого соединены с управ.ляющими входами соответствующих коммутаторов, вход 1-го квадратора(1 = 1, 2, 3, К) соединен с выходом 1-го коммутатора, а выход 1-го 4квадратора с первым входом (1 + 1)-гокоммутатора и 1-го умножителя, выходкоторого связан с входом (1 + 2)-гокоммутатора, вход логической 1устройства подключен к первому входупервого коммутатора, информационныйвход устройства соединен со входамипервого коммутатора и элемента задержки, выход которого подключен ковходу первого умножителя и второмувходу второго коммутатора, а выход 50устройства связан с выходом (К + 1)-гокоммутатора.Начертеже изображена структурная схема устройства для возведенияв степень.Устройство содержит умножители1,1 - 1, К, квадраторы 2,1 - 2 К,коммутаторы 3.1 - З.К+1, регистр 4показателя степени и элемент 5 задержки, вход 6 логической 1,информационный вход 7 устройства,выход 8 устройства.Устройство работает следующимобразом.Перед началом вычисления в регистр 4 заносится удвоенный показатель степени в коде Грея. При этом, если в 1-ом разряде регистра 4 записана единица, то 1-ый коммутатор 3 подключает ко входам 1-го квадратора 2 выходы (1 - 2)-го умножителя 1, если же в 1-ом разряде регистра 4 записан ноль,то 1-ый коммутатор 3 подключает ко входу 1-го квадратора 2 выход (1-1) -го квадратора 2. Затем на входы б и 7 последовательным кодом начинают поступать числа 1 и Х соответственно. Каждый квадратор и умножитель формирует на выходе разряды квадрата и произведения последовательно, по мере поступления на их входы разрядов операндов, таким образом, что при поступлении на вход 1-ых разрядов операндов на выходах Формируются значения (1 - р) -ых разрядов резуль татов, которые тут же используются в качестве операндов в следующих квадраторах 2 и умножителях 3. (Здесь р - выраженная в количестве циклов вычисления, задержка появления разрядов результата относительно поступления соответствующих разрядов операндов, вносимая одним квадратором или умножителем). Элемент 5 задержки выполняет задержку информации, поступающей на его вход с тем, чтобы разряды операнда Х на входы первого умножителя 1 и второго коммутатора 3 одновременно с разрядами того же веса, формирующимися на выходе первого квадратора 2.При таком выполнении устройства, первая цифра результата появится на бвыходе (К +1)-го коммутатора 3 в рК-ом цикле вычисления, а для получения Ч-разрядного результата потребуется выполнить еще (Ч - 1) циклов.Таким образом, предлагаемое устройство позволяет возводить число Х в любую степень эа времяТг (РК + Ч 1)цт где 1 - длительность цикла вычислеЧния в квадраторе и умножителе, при этом процесс поразрядного ввода операнда Х полностью совмещен во времени с процессом вычисления в устройстве. Увеличение быстродействия достигается эа счет уменьшения количества последовательно включенных операционных блоков при организации их работы в режиме совмещения,П р и м е р. Допустим, устройство для возведения в степень, содержит К = 5 квадраторов 2, Возводим Х в степень и = 29Удвоенный показатель степени,в коде Грея запишется как 100111. В верхнем ряду записаны показатели степени Х, формирующиеся на выходах квадраторов 2, В нижнем ряду записаны показатели степени Х, формирующиеся на выходах элемента 57523342- 48 14 30 гОДХ 1 3 7 15 29 Формула изобретения оставитель О. Свиридовехред Н,Бабурка Корректор И а дакто вафу одписное 1комитета СССРи открытийушская наб., д. 4 Эакаэ 4747/8 ЦНИ и 1130Тираж 7 И Государственног делам изобретений Москва, Ж, Рилиал ППП фПатентф, г. ужгород, ул, Проектная, 4 эадержки и умножителей 1. Стрелками обозначена передача информации через коммутаторы 3. Числа, подаваемые на входы б и 7, и снимаемые с выхода 8 обведены окружностями.и = 1 0 0 1 1 1 устройство для возведения в степень, содержащее последовательно соединенные умножители, о т л нч а ю щ е е с я тем, что, с целью увеличения быстродействия в него введено К квадраторов, гдеК =6 оф2 п, а п - максимальный показатель степени, К + 1 коммутаторов, элемент задержки и регйстр показателя степени, разрядные выходы которого соединены с управляющими входами соответствующих коммутаторов, вход 1"го квадратора (1= 1, 2, З,К) сбедпнен с выходом1-го коммутатора, а выход 1-гоквадратора с первым входом (1 + 1) -гокоммутатора и 1-го умножителя, выход которого связан со входом(1 + 2)-го коммутатора, вход логической 1 устройства подключенк первому входу первого коммутатора,информационный вход устройства соединен со входами первого коммутато"ра и элемента задержки, выход кото"рого подключен ко входу первогоумножителя и второму входу второгокоммутатора, а выход устройства связан с выходом (К + 1)-го коммутатора,Источники информации,принятые во внимание при экспертизе1. Карцев М.А. Арифметика цифро 20 вых машин. Наука, 1969,с. 343 - 354.2. Авторское свидетельство СССРР 425175, кл. С Об Р 7/38, 1972.