Устройство для вычисления координат

Союз Советскик Социалистическик Республик(22) Заявлено 070778 (21) 2640956/18-24с присоединением заявки Нов(51)М, Кл 3 6 06 Г 15/31 Государственный комитет СССР по аедаи. изобретений н открытий(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КООРДИНАТ блок управления и два арифметическихблока, каждый из которых содержитпоследовательно соединенные первуюгруппу элементов И-ИЛИ, регистр сдвига, вторую группу элементов И-ИЛИ,сумматор-вычитатель, третью группуэлементов И-ИЛИ и первый регистр памяти, группу элементов И, блок анализа разрядов множителя, причем управляющие входы регистров сдвига соединены с первым выходом блока управления, управляющий вход первого регистра памяти соединен со вторым выходом блока управления, а информационные входы первого регистра памятии элементов И-ИЛИ первой группы соединены с соответствующими входамиустройства, управляющие входы элементов И-ИЛИ второй и третьей группподключены соответственно к третьему и первому выходам блока управления, выход регистра сдвига подключенк блоку анализа разрядов множителя,выход сумматора-вычитателя черезгруппу элементов И, управляющие входы которых соединены с четвертым выходом блока управления, подключенко второму входу регистра сдвига, выходы элементов И-ИЛИ второй группыкаждого арифметического блока соедиИзобретение относится к вычислительной и счетно-решающей технике и может быть использовано как вычислительное устройство специализированной ЦВМ при вычислении функциональных зависимостей с расчетом различного типа перемещений, например для вычисления траектории движения режущего инструмента в системах управле" ния станками с числовым программным10 управлением.Известно цифровое устройство для преобразования координат, используемое для вычисления по заданным ортогональным проекциям измеряемой вели чины и величины ортогональных проекций, если определены их фазы, содержащее блок управления, счетчики, генератор импульсов, блоки умножения и суьмирования, шифраторы и компара торы (1.Недостатком известного устройства является сравнительно невысокое быстродействие и узкие функциональные возможности, не позволяющие производить вычисление в многомерноМ прост" ранстве.Наиболее близко по технической сущности к предлагаемому. устройство дпя вычисления координат, содержащее )О В. А. Кривего, Н. А.МаМатказин, В.А.Мосяков, В.И.Узинский,М.И.Штейнберг, П.В.Шуленин и Т.А.Яворская752350 некы с соответствующими входами суммкрующе-Вычитающего блока, Выход котОрОГО через четВертую Группу зл 8 ментов И ИЛИ соедиЯеЯЯых управляющими входами с пятым Выходом блокауправления, подключен ко входу второго регистра памяти, управляющийВХОД КОТОРОГО СОВДБЯЕЯ С Ш 8 СТЫМ ВХОдом блока управления 2),Иэвесткое устройство обладает достаточным быродействим, но не решает задачи Вычисления координат точек пересечения заданной прямой сзаданной окружностью,Цель изобретения - расширение класса решаемых задач эа счет Возможностивычисления коорцияат точек пересечения зацаяной прямой с заданной Окружностью.Поставленная цель достигается темчто в устройство, содержащее блок управления и два ариФметических блока, 20каждый иэ которых содержит последовательно соединенные первую Гр"ппу элементов И-ИЛИ, регистр сдвига, Вторуюгруппу элементов И-ИЛИ, сумматор-Вычитатель третью группу элементовИ-ИЛИ и первый регистр памяти, причемуправляющие Входь( регистров сдвигасоединены с первым Вьжодом блока управления, управляющий Вход регистрапамяти соединен со Вторым Выходомблока управления, а информационныеВхОды первого регистра памяти м элементов И-ИЛИ первой Группы соединеныс соответствующими входами устройства,управляющие входы элементов И-ИЛИВторой и третьей групп подключены ктретьему и первому выходу блока управления, Выход регистра сдвига подключен к Входу блока анализа разрядовмножителя, Выход сумматора-Вычктателячерез группу элементов И, управляющие 40входы которых соединены с четвертымВьжодом блока управления, подключенКО Второму входу регистра сдвига( Выходы элементов И-ИЛИ второй группыкаждого арифметического блока соединены со входами суммирующе-ВычитающеГо блока, выход которого через четвертую группу элементов И-ИЛИ соединенных управляющими Входами с пятым выходом блока управления, подклю- (чен КО ВхОду ВтОрОГО регистра памя-ф4ти управляю)щий вхоц которого 4 оедицнен с шЕстым входом блока управления,введены два буферных регистра памяти,два дополнительных элемента ИЛИ, двеДополнительные группы элементов И-ИЛИ,блок анализа разряда остатка; комму"татор, дешиФратор и блок анализа разряда множителя, в первый арифметический блок введен блох анализа знаковыхразрядовОстатка а ВО вторОЙ - КОм- фмутатор( вход блОкаанализа разряДОВМНОжителя через дешифратор сОединенс ВыхОдом ВтороГО р 8 гистра памятипервый выход дополнительного Влока.анализа разряда подключен х первоьц 65 входу элемента ИЛИ соответствующегоарифметического блока, Второй входкоторого соедичек с выходом блока анализа разрядов множителя соответстарифметиескОГО блока,третий вход через блок анализа знаковых разрядов остатка подключен к выходу ре" Гистра памяти перВОГО арифметическОГо блока, а выходы элементов ИЛИ сое" Цинены с первым и Вторым вхсдами блока управления, второй, третий и четвертый входы регистра памяти первого арифметическОГО блОка сОединены соответственно с выходом сумматора-выитателя первого арифметического блока,. Выходом сумматора-Вычитателя второго арифметического блока и разрядным выходом сумматора-вычитателя перВсго арифметического блока, соединенного с третьим Входом сумматора-вычитателя Второго арифметического блока,ВыхОд кОтороГО ПОдключея к ВтОрому Входу регистра памяти Второго арифметического блока, выход суммирующеВычитающего блОка через посл 8 ДОВательно соединенные буферный. регистр памяти и элементы И-ИЛИ дополнительнойГруппы соединен с третьим входом элементов И-ИЛИ первой Группы соответстВующего блока, Вторые входы элементов И-ИЛИ дополнительной группы сое,цинены с ВыхОдОм реГистра памяти(Выход блока анализа разрядов множителя второго арифметического блока подключея к первому входу второго дополнительного элемента ИЛИ, второй вход которого соединен со вторым выходом дополнительного блока анализа разрядов мнояителя, а выход подключен ко Второму входу блока управления, вход коммутатора соединен с выходом регистра сдвига второго арифметического блока, а его Выход подключен к входам двух мцадших разрядов сумматораВычитателя первого арифметического блока, управляющие входы буФерных реГистров памяти связаны с Выходом записи биоа управления, управлякв(ий Вход дешифратора связан с разрешающим Выходои блоКа управления.На чертеже изображено устройство для вычисления координат.устройство для Вычисления координат содержит первый и Вторей арифметические блоки 1 и 2, первый арифметический блок 1 состоит иэ первой группы элементов И-ИЛИ 3, регистра 4 сдвига, второй группы элементов И-ИЛИ 5, суьматОра-вычитателя б, третьей группы элементов И"ИЛИ 7, регистра 8 памяти, группы элементов Й 9, блока 1 О анализа разрядов множителя, Второй арифметический блок 2 состоит из первой группы элементов И-ИЛИ 11, регистра 12 сдвига, Второй группы элементов И-ИЛИ 13, сукаатора-Вычитателя 14, третьей группы элементов И-ИЛИ 15, регистра 16 паьятц, группы элементов И 17, 752 350блока 18 анализа разрядов множителя,блок 19 управления, суммирующе-,вычитающий блок 20, четвертую группуэлементов И-ИЛИ 21, второй регистр22 памяти, первый 23, второй 24,третий 25, четвертый 26 и пятый 27входы устройства, дешифратор 28, дополнительный блок 29 анализа разрядов множителя, первый буферный регистр 30 памяти, первую дополнительную группу элементов И-ИЛИ 31, первый элемент ИЛИ 32, второй буферныйрегистр 33 памяти, вторую дополнительную группу элементов И-ИЛИ 34,второй элемент ИЛИ 35, коммутатор 36и блок 37 анализа знаковых разрядовостатка. 15Работа устройства поясняется сле"дующими математическими зависимостямиеОкружность задается координатамицентра Хо, Уо и радиусом йо, прямаянормальным уравнением видаХсоь +Уьп =Р,В системе координат (ОХ, ОУ, ),повернутой по часовой стрелке наугол (90-с 6), координата (О 0) центра окружности равнаО, О = Хосоь+ ХО ьп сс, (1)Тогда расстояние ОР вычисляетсякак01 Р = РО ХосоьА Уд ь 3 п = Р З 0(7)Устройство настраивается на выполнение необходимого алгоритма с поб и 14, а значащая старшая часть разрядов результатов в такте окончанияумножения поступает из обоих арифметических блоков на суммирование всумматор-вычитатель 20, где производится суммирование производной,а ихсумма через группу элементов И-ИЛИ21 по сигналу с пятого выхода блока19 управления переписывается в регистр памяти 22, содержимое Р которого через группу элементов И-ИЛИ 3подается в регистр 4 сдвига, гдв фиксируется сигналами с первого выходаблока 19 управления, а значение вновьвычисленной координаты центра окружности в повернутых координатных осяхфиксируется в регистре 12 сдвига через группу элементов И-ИЛИ 11.Вычисление разности ОР величин,определяющих прямую И и центр окружности О, производится согласно выражению (2). на сумматоре-вычитателе 20, слагаете на который поступают от регистров 4 и 12 сдвига первого и второго арифметических блоков через группы элементов И-ИЛИ 5 и 13. Разность ОР может быть как положительной так и отрицательной. Результат, т.е, значение величины ОьР,фиксируется в регистре 22 памяти через группу элементов И-ИЛИ 21 и регистре 33 памяти по сигналам с шестого выхода и выхода залиси соответственно блока 19 управления.Для определения величины Рй половины хорды, образуемой при пересечении заданной окружности с заданной прямой, необходимо согласно выражению (3.) найти корень квадратный разности квадратов величин ОР и крадиуса заданной окружности.Возведение в квадрат величин ОР и й производится путем умножения утих величин самих на себя в два 50 мощью кода операции, поступакщего на вход 26, При этом в блоке управлениямногопрограммный распределитель импульсов 3 настраивается на выдачу неодходимой последовательности тактирующих сигналов (импульсов). После настройки устройства на решение алгоритма координат точек пере сечения заданной прямой с заданнойокружностью производится загрузкаисходных данных. При этом в регистры 4 и 12 сдвига первого 1 и второго 2 арифметических блоков по входам 23 и 25 вводятся численные значения координат центра окружности соответственно Хои Уо, а в регистры 8 и 16 памяти йо входам 24 и 26 заносится числовая информация аргументов соответственно эмап Ь и сов.В регистр 22 памяти по входу 27 заносится численное значение Р прямой, определяемое как величина перпендикуляра, опущенного из центра исходных координат на прямую П.В соответствии с выражением (1) вычисление величин ОО производится в повернутых координатных осях на угол. Поворот координатных осей на уголв арифметических блоках 1 и 2 устройства производится перемножением координат центра окружности на заданные аргументы угла сС, При этом умножение производится в соответствии с необходиьнм числом анализируемых разрядов множителя.Анализ на состояние разрядов множителя производится в блоках 10 и 18 анализа разрядов множителя. С учетом проанализированных пар разрядов множителя через соответствующие группыэлементов И-ИЛИ 7 и 15, осуществляющих необходимый вид преобразования(прямую передачу, инверсную передачу,правый сдвиг, левый сдвиг), значение множимого подается на соответствующие сумматоры-вычитатели б и 14, гдеобразуются частичные произведения ссоответствующим значением знакового разряда. Промежуточные частичные произведения сохраняются на регистре результатов в сумматорах-вычитатвляхэтапа. С этой целью ОР содержимое регистра 22 памяти через группу элементов И-ИЛИ 3 первого арифметического блока заносится в регистр сдвига 4 и используется в дальнейшем как множимое. В качестве множителя ОР используется содержимое регистра 22 памяти, а анализ разрядов по уже описанной выше схеме производится бло-. ком 29 анализа разрядов множителя, сигналы от которого по элементу ИЛИ с сигналом от блока 10 анализа разрядов множителя поступают на первый управляющий вход блока 19 управления. Процесс умножения в первом арифметическом блоке повторяется с той лишь разницей, что сдвиг анализируемых разрядов множителя, поступающих на блок 29 анализа, производится дешифратором 28, коммутация (управление) которого осуществляется подачей цифрового управляющего сигнала от разрешающего выхода блока 19 управления. Результат умножения, т. е, квадрат величины ОР Фиксируется на регистре 4 сдвига.Величина радиуса В заносится в регистр 22 памяти через группу элементов И-ИЛИ 21 по входу 27 и в следующий момент передается в регистр 12 сдвига через элемент И-ИЛИ 11, Затем процесс возведения Р в квадрат повторяется во втором арифметическом блоке по методике, описанной для первого арифметического блока. Результат фиксируется на регистре 12 сдвига.По окончании возведения в квадрат величины радиуса, согласно выражению (3), через группы элементов И-ИЛИ 4 и 13 первого и второго арифметических блоков квадраты величин В и ОР поступают на первый и второй входы сумматора-вычитателя 20, где производится формирование их разности (РМ ), величина которой, через группу элементов И-ИЛИ 21 фиксируется в регистре 22 памяти.Для нахождения величин РМ необходимо провести операцию извлечения квадратного корня, для чего содержимое (РМ ) регистра 22 памяти через элементы И-ИЛИ 11 засылается в регистр 12 сдвига, который в операции извлечения квадратного корня выполняет роль регистра подкоренного выражения, регистр 4 сдвига при этом рассматривается как регистр корня, а регистр памяти 8 - как регистр остатка. Одновременно с записью подкоренного выражения на регистр 12 производится обнуление регистра 4 корня и установка в единичное состояние регистра 8 остатка, а в последний разряд регистра корня засылается единица. После чего проводится и одинаковых циклов вычислений (где и - разрядность мантиссы). Порядок микроопераций в каждом из и циклов одинаков и сводится к анализу на блоке 37 анализа знакового разряда остаткаи передаче на вход сумматора-вычита"теля б инверсного значения содержимого регистра 4 корня, если в знаковом разряде остатка содержится "0",5или передаче прямого кода корня, если в знаковом разряде остатка содержится "1",Прямая или инверсная передача содержимого регистра 4 корня на входсумматора-вычитателя б осуществляется с помощью второй группы элементовИ-ИЛИ 5 первого арифметического блока, стробируемых с третьего выходаблока 19 управления. На второй входсумматора-вычитателя б со сдвигом15 влево на два разряда поступает содержимое регистра 8 остатка и два разряда подкоренного выражения, коммутируемые соответственно группой элементов И-ИЛИ 7 и коммутатором 36.29 Суммирование в первом сумматоре-вычитателе б производится с добавлением единицы на вход переноса (и+1)разряда.Одновременно с задержкой на время получения суммы в младшем разряде с суммированием в первом сумматоре-вычитателе б производится Формирование суммы, во втором сумматоревычитателе 14 к содержимому суммы,полученной на первом сумматоре-вычитателе , добавляется единица навход переноса и-го разряда, если напервый вход первого сумматоравычитателя поступает инверсный кодкорня. Результат помещается в регистр 8 остатка и используется в каж"дом цикле вычисления со сдвигом влево на два разряда, В (и) разрядрегистра 4 корня заносится значениеинверсного значения знакового разря 4 О да остатка, а в и-ый разряд регистракорня всегда заносится единица.После завершения и-го цикла нарегистре 4 сдвига фиксируется вычисленное значение корня РМ", а в регистр 12 сдвига через группы элементов И-ИЛИ 34 и 11 из регистра 33памяти заносится значение величиныОдновременно с фиксацией резульЯ тата в регистр 8 памяти по входу24 поступает значение величины ьиы,а значение РМ" через группу элементов И-ИЛИ 5 и сумматор-вычитатвль20 Фиксируется также на регистре 3055 памяти. Значение величины ОР на регистре 33 памяти сохраняется.Заключительный этап вычисленияточек пересечения заданной прямой сзаданной окружностью проводится всоответствии с выражениями (4)-(7),во Зафиксированные в регистрах 4 и12 сдвига значения величин ОР иРМумножаются на соответствукзцивзначения аргументов, хранимых в регистрах 8 и 16 памяти. Умножениеб 5 производится одновременно на первоми втором арифметических блоках, а результаты ОР ь 1 пси РИ соьосфиксируются на соответствукщих регистрах 12 и 4 сдвига, а также через соотввтствущцие группы элементов И-ИЛИ 5 и 13 и сумматор-вычитатель 20 на регистрах 30 и 33 памяти, при этом значение аргументов в регистрах 8 и 16 меняются местами, т.е, регистру 8 паьяти присваивается значение величин впсС, а в регистр 16 памяти заносится значение соьсС.Значения РН 1 и О Р восстанавливаются в регистрах 4 и 12 сдвига из буферных регистров 30 и 33 памяти по цепям групп элементов И-ИЛИ соответственно 31,3 и 34,11 одновременно с записью информации н буферные регистры. После очередного умножения Рй" ьпФи ОР созе, произведения от которыхфиксируются на регистрах 4 и 12сдвига, а также на буферных регистрах 30 и 33 памяти, производится ряд суммиронаний с целью вычисления координат точек пересечения заданных геометрических объектов. Величины координат точек пересечения фиксируются соответственно Хна регистре 8 памяти, У - на регистре 16 памяти, Х - на регистре 33 памяти и У на регистре 30 памяти.Предлагаемое устройство позволяет расширить класс решаеьых задач за 25 ЗО счет вычисления координат точки пересечения заданной прямой с заданнойокружностью, что дает возможностьоперировать с новым классом геометрических объектов - окружностью.Привычислении перемещения время подготонки и решения указанной задачи сокращается на 25,40 Формула из обретения Устройство для вычисления координат, содержащее блок Управления, Ре гистр памяти, группу элементов И-ИЛИ, суммирующе-нычитающий блок и два арифметических блока, каждый иэ ко.торых содержит группу элементов И, блок анализа разрядов множителя, регистр памяти, последовательно соединенные первую группу элементов И-ИЛИ, регистр сдвига, вторую группу элементов И-ИЛИ и сумматор-вычитатель, а также третью группу элементов И-ИЛИ, причем в каждом арифметическом блоке первые входы элементов И"ИЛИ первой группы соединены с выходом суыаатора-нычитателя и первыми входами эле" ментов И группы, выходы которыхсоединены со вторыми входами регист ра сдвига, выход которого подключен ко входу блока анализа разрядов множителя, выход регистра памяти через элементы И-ИЛИ третьей группы подключен ко второму входу сумматора-вы читателя, первый выход блока управления подключен к управляющим входамэлементов И-ИЛИ первых групп арифметических блоков, второй - к управляющим входам регистра памяти арифметических блоков, третий - к управляющим входам элементов И-ИЛИ вторыхгрупп, а четвертый - ко вторым входам элементов И групп арифметическихблокон, выходы элементов И-ИЛИ второй группы каждого арифметическогоблока соединены с соответствукицимивходами суьеюирующе-вычитающего блока, выход которого через четвертуюгруппу элементов И-ИЛИ, соединенныхуправляющими входами с пятым выходомблока управления, подключен ко входурегистра памяти, упранлякщий входкоторого соединен с шестым выходомблока управления, о т л и ч а ю щ ее с я тем, что, с целью расширениякласса решаемых задач за счет нозможности вычисления координат точек пересечения заданной прямой с заданнойокружностью, в устройство введеныдва буферных регистра памяти, дваэлемента ИЛИ, дне дополнительныегруппы элементов И-ИЛИ, дешифратори блок анализа разрядов множителя,в первый арифметический блок введенблок анализа знаковых разрядон остатка, а но второй - коммутатор, входблока анализа разрядов множителя через дешифратор соединен с выходомвторого регистра памяти, первый выход дополнительного блока анализаразрядов множителя подключен к первому входу элемента ИЛИ соответствующего арифметического блока, второйвход которого соединен с выходомблока анализа разрядовмножителя соответствующего арифметического блока, а третий вход через блок анализа знаковых разрядов остатка подключен к выходу регистра памяти первого арифметического блока, а выходы элементов ИЛИ соединены с первыми вторым входами блока управлениясоответственно, второй, третий ичетвертый входы регистра памяти первого арифметического блока соединены соответственно с выходом сумматора-вычитатвля первого.арифметическо"го блока, выходом сумматора-нычитатвля второго арифметического блока иразрядным выходом сумматора-вычитателя первого арифметического блока,соединенного с третьим входом сумматора-вычитателя второго арифметического блока, выход которого подключенко входу регистра памяти второгоарифметического блока, выход суммирующе-вычитающего блока через последовательно соединенные буферный регистрпамяти и элементы И-ИЛИ дополнительной группы соединен с третьим входомэлемвнтов И-ИЛИ третьей группы соответствукиего арифметического блока,вторые входы элементов И-ИЛИ дополни11уф752350ф тельной группы соединение выходом второго регистр памяти, выход блока анализа раэрядов множителя второго арифметического блока подключен к первому входу второго дополнительного элемента ИЛИ, второй вход которого соединен со вторым выходом дополнительного блока анализа раэрйдов мно" жителя, а выход подключен ко второму входу блока управления, вход коммута" тора соединен с выходом регистра сдвига второго арифметического блока, аего выход подключен к входам двух 1 щщ Гмладших разрядов сумматора-вычитателя первого арифметического блока, управляюцие входы буферных регистров памяти соединены с выходом записи блока управления, управляющий вход дешифратора соединен с разрешающим выходом блока управления.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР Р 519717, кл. 0 06 Г 15/34, 1974.2, Авторское свидетельство СССР по заявке Р 2523705, 1977 (прототип).ЯКИМИ Заказ 1402Тираж 751 Подписнощ ющщщ щщщщщщщ В щщщщФилиал ППП "Патент", г.ужгород,ул.Проектная,