Устройство для управления оперативной памятью

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 270778 (21) 2649836/18-24с присоединением заявки МВ(5)М. Кл: С 06 Г 9/00 С 11 С 7/00 Госурарствениый комитет СССР по лелам изобретений и открытий(54 ) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ОПЕРАТИВНОЙ ПАМЯТЬЮ Изобретение относится к вычислительной технике и может быть исполу зовано в запоминающих устройствах, содержащих накопитель, выполненный на элементах памяти с ограниченным временем хранения информации (например, динамическая память на элементах со структурой металл-диэлектрик-полупроводник). Предлагаемое устройство может быть использовано в качестве устройства местного управления указанных накопителей. В одном из известных устройствустановка режима регенерации производится по сигналам самого устройствадля управления 1),Однако оно имеет сложную схемуанализа запроса и выбора режима работы. 20Наиболее близким техническим решением к данному изобретению является устройство для управления оперативной памятью, содержащее формирователь синхронизирующих сигналов,формирователь сигналов регенерации,выход которого соединен с первым входом триггера режима, второй вход которого подключен к одной из управляющих шин 2. 30 Недостатком этого устройстваявляется наличие дополнительных шинуправления, связывающих оперативнуюпамять с центральным процессорам,по которым производится передачасигналов занятости оперативной памяти и команды установки режима регенерации либо обмена,Кроме того, в этом устройствеуправления может возникнуть задержка запроса на входе оперативной памяти на время, превышающее периодрегенерации (например, при сбое вработефцентрального процессора),прикоторой происходит разрушение информации в накопителе, т.е. данноеустройство имеет недостаточную надежность,Цель изобретени)т - упрощениеи повышение надежности устройства.Поставленная цель достигаетсятем, что устройство содержит триггЕрконца цикла и элементы И-НЕ, причемвыходы триггера режима соединены совходами первого элемента И-НЕ, выходкоторого подключен ко входу Формирователя синхронизирующих сигналов,третий вход триггера режима соединенс выходом второго элемента И-НЕ,входы которого подключены соответственно к управляющей шине и единичномувыходу триггера конца цикла, входыкоторого соединены соответственнос выходом формирователя синхронизирующих сигналов и управляющей шиной.Схема устройства приведена начертеже.Устройство содержит формирователь1 синхронизирующих сигналов, формирователь 2 сигналов регенерации,триггер 3 режима, управляющую шину 4,триггер 5 конца цикла, элементы би 7 И-НЕ. Выходы триггера 3 режимасоединены со входами первого элемента б И-НЕ, выход которого соединенсо входом формирователя, 1. Входытриггера 3 режима соединены соответственно с шиной 4 и одним из входоввторого элемента 7 И-НЕ, с выходомтого же элемента и выходом формирователя 2, Другой вход второго элемента 7 И-НЕ соединен с единичным выходом триггера 5 конца цикла, входыкоторого соединены соответственно сшиной 4 и выходом формирователя 1.Устройство работает следующим образом. 25В исходном состоянии на шине 4 ина выходе формирователя 2 присутствует нулевой уровень напряжения, на выходах триггера 3 режима - единичныеуровни, на выходе элемента б И-НЕнулевой уровень, на выходе формирователя 1 - единичный уровень, на выходе триггера 5 конца. цикла - нулевойуровень и на выходе элемента 7 И-НЕединичный уровень напряжения.35При подаче по шине 4 единичногоуровня триггер 3 режима устанавливается в нулевое состояние, при этом навыходе элемента б И-НЕ формируетсяперепад напряжения единичного уровня,которым запускается формирователь 1. 40По окончании цикла работы на выходеформирователя 1 вырабатывается импульснулевого уровня, который переводиттриггер 5 конца цикла в единичноесостояние. При этом на выходе элемента 7 И-НЕ.образуется нулевой уровень, который переводит триггер 3режима в исходное состояние.Режим регенерации обеспечиваетсяно сигналу формирователя.2, поступающему на вход триггера 3 режима.Длительность этого сигнала должнапревышать длительность цикла памятина 10-20. Запуск формирователя 1в этом режиме производится аналогично описанному выше, но при этомимпульс конца цикла не вырабатывается.Задержка запроса на шине 4 неприводится. к задержке регенерации,так какпо окончании цикла триггер 3 Орежима возвращается в исходное состояние, чем обеспечивается возможность его управления формирователем 2.После снятия запроса с шин 4 триггер 5 конца цикла возвращается в исходное состояние и устройство готово к приему очередного запроса.При одновременном поступлении запроса и сигнала регенерации триггер 3 режима выбирает очередность режима случайным образом, однако, так как длительность сигналов запроса и регенерации превышают длительность цикла памяти, по окончании выполнения цикла в первом выбранном режиме триггер 3 режима немедленно переходит в противоположное состояние и начинается выполнение цикла памяти в другом режиме. Так как практически цикл памяти на 3-4 порядка меньше периода регенерации, то происходящей при этом задержкой регенерации можно пренебречь.Технико-экономический эффект предложенного устройства заключается в повышении надежности работы устройства, уменьшении количества управляющих цепей и сигналов, что приводит к аппаратурному упрощению системы, в которую входит данное устройство.Формула изобретенияУстройство для управления оперативной памятью, содержащее формирователь синхронизирующих сигналов, формирователь сигналов регенерации, выход которого соединен с первым входом триггера режима, второй вход которого подключен к управляющей шине, о т л ич а ю щ е е с я тем, что, с целью упрощения и повышения надежности устройства, оно содержит триггер конца цикла и элементы И-НЕ, причем выходы триггера режима соединены со входами первого элемента И-НЕ, выход которого подключен ко входу формирователя синхронизирующих сигналов, третий вход триггера режима соединен с выходом второго элемента И-НЕ, входы которого подключены соот. ветственно к управляющей шине и единичному выходу триггера конца цикла, входы которого соединены соответственно с выходом формирователя синхронизирующих сигналов и управляющей шиной.Источники информации,принятые во внимание при экспертизе 1, Патент Великобритании 9 1424107 кл, 6 4 С 19762. Патент США Р 3839630,кл. 235-156, 1974 (прототип).752338 И. Редак 4747/8 ТирЦНИИПИ Государствепо делам изобрете 113035, Москва, Ж-З Пойписно ак 751нного комитета СССний и открытийРаушская наб., д Зака лиал ППП. Патент ул. Проектная 7 /, Укгород Составитель А. Рудаков Н, ГРигоРУвальчук ТехредК,Ковалева Корректор