Патенты опубликованные 15.05.1980

Номер патента: 734658

Опубликовано: 15.05.1980

Авторы: Горбунов, Писаренко, Стешенко, Шматко

МПК: G06F 13/22

Метки: вывода, информации

...О.Наличие постоянного логического О в старшем разряде искажает изображение всех цифр, имеющих по ходу логическую 1 в старшем разряде, превращая их в изображения других цифр: цифру 8 (0001) в О (0000), 9 (1001) в 1 (1000), При выводе на индикатор информации из такого регистра оператор визуально не сможет отличить искаженную информацию от неискаженной.В предлагаемом устройстве вывод информации из регистров 13 на индикацию производится следующим образом.На выходах распределителя 1 имнульсов, количество которых равно максимальному количеству элементов 14 индикации в логическом блоке 2, последовательно появляются импульсы опроса разрядов. С помощью элементов 16.1 - 1 б,п И осуществляется опрос связанного с ними регистра 13.1 - 13.п...

Номер патента: 734659

Опубликовано: 15.05.1980

Авторы: Блейерс, Звиргздиньш, Шлихте

МПК: G06F 3/04

Метки: информации, сбора

...1 программного управления включается блок 7 запуска и вырабатывает сигналы запуска блоков 8 - 10 аналоговой памяти группы и аналого-цифровых преобразователей 3 - 5 группы, задержанные по времени относительно друг друга. Первый сигнал запуска поступает на вход блока 11 задержки и на вход управления блока 8 аналоговой памяти группы, запуская его.1 ф Потенциал первой узловой точки записывается в блок 8 аналоговой памяти группы, . который отключается от блока 14 выборки.С задержкой, определяемой временем переходных процессов в блоке 8 аналоговой памяти, сигнал запуска с выхода элемента 11 задержки группы поступает на вход управления аналого-цифрового преобразователя 3 который начинает преобразование запомненного потенциала. Из блока 1...

Номер патента: 734660

Опубликовано: 15.05.1980

Авторы: Гасенегер, Романчук, Ростовцев

МПК: G06F 3/04

Метки: информацией, между, обмена, объектом, эвм

...33 управлением запуском счетчика, с первыми входами элементов И 39, 40, с входами элементов ИЛИ 37, 38, со входом регистра 5 вывода информации и с входом блока 8 управления приемом информации.При поступлении от ЭВМ 1 слова в регистр 6 осуществляется подключение соответствующи.х входов и выходов объекта 12 контроля коммутатором 13 к регистру 7 считанной информации, блоку 8 управления приемом информации, и к выходу элемента ИЛИ 11.Следующее слово тестовой программы объекта 12 контроля записывается при поступлении из ЭВМ 1 на блок 4 формирования входных сигналов, который дает возможность генерировать на любом входе объекта 12 контроля импульсный сигнал, что позволяет проводить проверку сложных функциональных схем, содержащих комбинационные...

Номер патента: 734661

Опубликовано: 15.05.1980

Авторы: Исаенко, Калиничев, Тафель

МПК: G06F 3/04

Метки: адаптер, канал-канал

...первым каналом. Программа второго канала определяет, какая ответная команда долж 2 ф на быть послана в адаптер, и затем посылаетэту команду, После того, как обе команды приняты адаптером, продолжается их совместное выполнение до завершения. В отличие от известного в предлагаемом устройстве существует возможность устанавливать соответствие между командами каналов аппаратно с помощью блока 12 сравнения команд, что позволяет в некоторых случаях выполнять команды без программного анализа (например, независимый выход 36 двух каналов на связь согласованными командами). Формат команды обмена содержит два поля: поле основной команды и поле модификаторов. Информация в поле основной команды определяет направление35передачи данных (запись,...

Номер патента: 734662

Опубликовано: 15.05.1980

Авторы: Куренцов, Лукьянов, Рожков

МПК: G06F 3/04

Метки: информации, приема

...нулевое состояние. Одновременно после окончания синхронизирующего импульса формирователь 3 управляющих сигналов вырабатывает сигнал импульс принят на третьем выходе, который подтверждает единичное состояние триггера 12. На этом заканчивается прием импульса команды отрицательной полярности и в очередной разряд регистра 22 никакая информация не записывается, и он остается в нулевом состоянии, что соответствует приему нулевой информации. После приема очередного, второго импульса команды, аналогично вышеописанному, счетчик 7 начинает отсчитывать импульсы, поступающие с выхода блока 1 синхронизации. Когда счетчик 7 устанавливается в четвертое состояние, соответствующее временной метке, равной минимальному времени, срабатывает узел 18...

Номер патента: 734663

Опубликовано: 15.05.1980

Авторы: Каплун, Манохина, Сергиенко

МПК: G06F 3/14

Метки: генератор, знаков

...через время То (если в 6-м разряде регистра 5 логическая 1) или через время 2 То (если в б-м разряде логический О). Сигнал маркерного разряда регистра 5 поступает на управляющий вход регистра 7. По каждому тактовому импульсу, поступающему от генератора тактовых импульсов на регистр 7, происходит либо перепись кода информационных разрядов из регистра 5 (если сигнал маркерного разряда 1), либо установка О всех разрядов регистра 7 (если сигнал макрерного разряда 0).Код в регистры 5 и 7 заносится по методу замещения (без предварительного сброса). Сигналы кода штриха с выходов регистра 5 через первые входы схемы ИЛИ поступают на входы преобразователей 2, которые преобразовывают их в параметрические сигналы Х (т) и У (1) управления лучами ЭЛТ,...

Номер патента: 734664

Опубликовано: 15.05.1980

Авторы: Заболотских, Калядин, Кацман

МПК: G06F 3/14

Метки: графической, информации, отображения, трубки, экране, электронно-лучевой

...начальные состояния счетчиков 1 и 2 полуосей. Содержимое последних поступает на блоки 6 и 7 отклонения луча по координатам Х и У и через блок 3 выделения большей полуоси - на генератор синусоидального напряжения 10 и блок 14 управления яркостью. Косинусоидальное и синусоидальные напряжения, частота которых пропорциональна величине большей полуоси эллипса с целью йекоторой компенсации неравномерности яркости свечения, поступают соответственно на блоки 6 и 7 отклонения луча по координатам Х и Ч . Одновременно на блок 16 сравнения по кодовой шине 17 поступает код г ширины кольца эллиптического элемента, а на блок 18 задания начала и конца сектора по кодовым шинам 19 и 20 задания начала и конца сектора поступают соответственно коды начала...

Номер патента: 734665

Опубликовано: 15.05.1980

Автор: Терещенко

МПК: G06F 5/00

Метки: дешифратор, последовательный

...3, поддерживает в открытом состоянии входные ключи только в первом ряду матрицы преднабора 7; установившись в единичное состояние триггер "т" первого ряда матрицы преднабора выдает единичный потенциал дешифрации на вход пирамидального дешифратора.С выхода соответствующего элемента И ряда пирамидального дешифратора вьгдается потенциал разрешения дешифрации на замыкающиеся на него элементы И последующего (второго) ряда, Кроме того, импульс символа фт", поступивший на вход устройства, сдвигает логическую единицу в сдвиговом регистре управления 3 во второй триггер и тем самым подготавливает для срабатывания второй ряд триггеров матрицы преднабора 7.Поступление на вход перестраиваемого иерархического дешифратора второго информационного...

Номер патента: 734666

Опубликовано: 15.05.1980

Авторы: Исаков, Королев, Лапкин, Сергеев

МПК: G06F 5/00

Метки: вероятностно, двоичного, импульсную, кода, последовательность, преобразования

...5 ИЛИ. Выход элемента 5 является выходом устройства. Управляющий входь регистра 2 может быть подключен к любому разрядному выходу регистра 1 с 6 обратной связью, так как последовательности максимальной длины (М-последовательности), формируемые на этих выходах, отличаются друг от друга только сдвигом фаз.Пример. пусть разрядность устройства и п=5. На фиг. 2 а приведены состояния сдвигового регистра с обратной связью (характеристический многочлен 1(х) =1+х+х) на всем цикле преобразования (начальное состояние 1111). На фиг, 2 б приведены состояния управляемого регистра сдвига (программная матрица состояний) . Начальное состояние регистра 10000. В первой графе на фиг. 2 в указано дискретное время в тактах. Так как работа всего устройства...

Номер патента: 734667

Опубликовано: 15.05.1980

Автор: Кротов

МПК: G06F 5/02

Метки: другим, код, кода, одним, основанием, позиционного, позиционный

...от блока 1 управления, в регистре 6 образуются двоичные эквиваленты преобразуемого кода, которые складываются в накопительном сумматоре 4 при наличии логической единицы в младшем разряде регистра 2 сдвига.Процесс преобразования кода из двоично-десятично-шестидесятиричного в двоичный занимает число периодов тактовой частоты, задаваемой блоком управления 1, равное числу двоичных разрядов преобразуемого кода,Для лучшего понимания работы предлагаемого устройства на фиг. 2 приведен пример возможной реализации перестраиваемых комбинационных суммирующих ячеек, входящих в состав сумматоров 4 и 7, поскольку накопительный сумматор 4 может быть построен на основе комбинационного сумматора и регистра памяти. Перестраиваем а я суммирующая ячейка 12...

Номер патента: 734668

Опубликовано: 15.05.1980

Авторы: Ватин, Степанов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичношестидесятиричный, кода, преобразования

...равен нулю, код на выходы 3 дешифратора поступает без изменения. Каждым тактовым импульсом открываются также элементы 14 И третьей группы. Следовательно, сдвинутый на один разряд вправо и скорректированный код максимального эквивалента преобразуемого угла по окончанию первого тактового импульса запишется в регистр 11. При наличии нуля в младшем разряде кода, содержащегося в регистре 1 триггеры регистра 11 останутся в нулевом состоянии. Двоичный код в регистре 1 сдвинется на один разряд влево. При поступлении с генератора второго тактового импульса и при наличии единицы в следующем разряде преобразуемого кода открываются элементы И первой и второй групп 12 и 13, и на сумматоры 3 и 4 поступает код максимального значения преобразуемого...

Номер патента: 734669

Опубликовано: 15.05.1980

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично, двоично-десятичных, двоичной, двоичные, десятичную, дроби, дробь, правильной, целых, чисел

...в двоично-десятичную дробь по сигналу, поступающему с управляющей шины 1, запускается блок 2 управления, вырабатывающий потенциал двоичного преобразования и такты, необходимые для сдвига и коррекции содержимого тетрад 4 двоичнодесятичного регистра 3. Одновременно ло шинам 10 двоичной информации записывается в двоичный регистр 9 исходная двоичная дробь. При этом 1 тетрад 4 и 1 одноразрядных двоичных сумматоров 18 образуют 1 последовательных сумматоров для сложения четырехразрядных чисел. В первых четырех тактах каждого цикла произ-. водится сдвиг содержимого всех тетрад 4 сдвигающего регистра на один разряд вправо и считывается младший разряд двоичного регистра 9. При этом этот разряд и переносы из предшествующих тетрад 4 запоминаются...

Номер патента: 734670

Опубликовано: 15.05.1980

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичного, двоичный, код, кода

...О тетрады по информационной шине 9 последовательно одна за другой, начиная со старшей, поступают тетрады преобразуемой дроби. Одновременно с каждой тетрадой по управляющей шине 1 в блок 2 управления гюступает синхроимпульс, задающий сгарт-стопный режим работы устройства. Блок 2 управления вырабатывает сигналы, ооеспечивающие работу всего устроиства в целом и запускает распределитель 3 импульсов, вырабатывающий импульсы, число которых обусловлено разрядностью искомого двоичного числа. Из запоминающего устройства 7 считывается последовательным кодом двоичный эквивалент вида 101, соответствующий младшему разряду самой младшей тетрады преобразуемого числа и поступает на первый вход формирователя 8 двоичных эквивалентов. Управление...

Номер патента: 734671

Опубликовано: 15.05.1980

Авторы: Куванов, Редченко

МПК: G06F 5/04

Метки: двоичного, код, кода, число-импульсный

...И 12. В этом случае управляющие триггеры 22 всех каналов 1 преобразования устанавливаются в нулевое состояние и на выходе элемента ИЛИ 10 переполнения присутствует нулевой уровень, закрывающий входной элемент И 9, а счетные триггеры 21, счетчика 20 всех каналов 1 преобразования установятся в исходное состояние. При пос туплении на входные элементы И 25, 26 (шины 7 Входной код) кода отличного от нулевого, на выходе элемента ИЛИ 29 памяти вырабатывается сигнал, устанавливающий триггер памяти 24 в состояние 1. Далее названный код переписывается сигналом Пуск через элемент И 13, который в этом случае открыт единичным уровнем, поступаюцим с выхода элемента НЕ 11, на счетчик 20. На все время действия записи элсмент И 23 запрета закрыт...

Номер патента: 734672

Опубликовано: 15.05.1980

Авторы: Денисенко, Иванов

МПК: G06F 7/04

Метки: двоичных, оптоэлектронное, сравнения, чисел

...ячейку, оптически связаны со старшими разрядами регистровсравниваемых чисел. Оптическая связьмежду фотоприемниками и светоциоцамиосуществляется с помощью световодов6. Лазерные светодиоды 3, 7, 8 соединены с фотоприемниками 9, 10, 11,входящими в ячейки более младших разрядов, Таким же образом оптически связаны фотоприемники 12, 13, 14 и светодиоды 4, 15, 16. Оптическая связьмежду фотоприемниками и светодиодамиможет быть осуществлена непосредственно, без помощи световодов, Выходысхемы образуют фоконы 1 7 и 1 8, которые своей широкой частью оптическисвязаны со светодиодами 3, 7, 8, 19и 4, 15, 16, 20 соответственно,Схема работает следующим образом,Разность потенциалов между общейточкой 5 и шиной нулевого потенциала21...

Номер патента: 734673

Опубликовано: 15.05.1980

Авторы: Волков, Гузеев, Дегтярев, Поликанов

МПК: G06F 7/04

Метки: сравнения, чисел

...значение одного кода совпадает со значением другого кода, то на выходах элементов 7 или 8 запрета сигналы рассогласования не формируются и состояние триггеров 17 и 18 остается без изменений при этом, если в данном разряде 0 в обоих кодах, то элементы 7 и 8 запрета закрыты по информационным входам, если в обоих кодах 1 то элементы запрета закрыты по управляющим входам. 5 16 1 26 2% 36 2 4 36 4Как толью в каком-либо разряде значение одного кода превышает значение другого то при подаче синхронизирующего импульса па шине 4 управления на выходе одного из элементов 7 или 8 запрета вырабатывается сигнал рассогласования, причем, если значение первого кода больше, то импульс с выхода элемента 7 запрета проходит через элемент 13 И и...

Номер патента: 734674

Опубликовано: 15.05.1980

Авторы: Апарин, Кулешов, Хациревич

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...выход каждого -го поразрядного узла сравнения подключен к входуустановки в нулевое состояние триггера(+1)-го разряда первого регистра ик входу установки в единичное состояниетриггера (+1)-го разряда второго регистра, выходы -го порзрдого узласравнения соединены с входами элементаИЛИЕ.,Каждый поразрядный узел сравнениягодержит два элемента И, причем первыйи второй входы первого элемента И соединены с первым и четвертым входамипоразрядного узла сравнения, а выходпервого элемента И подключен и. ирвомувыходу поразрядного узла сравнения,первый и второй входы второго элемента 35И соединены с вторым и третьим входами поразрядного узла сравнения, выходвторого элемента И подключен к второмувыходу поразрядного узла сравнения,третьи...

Номер патента: 734675

Опубликовано: 15.05.1980

Авторы: Додонов, Федотов, Хаджинов, Щетинин

МПК: G06F 7/06

Метки: переменных, упорядочения

...счетчика и на полюс 17 формирователей до тех пор, пока на по 7346755люсе 19 с выхода счетчика 13 какого-либо формирователя не появится импульс переполнения. С появлением импульса переполнения на полюсе 19 происходит блокировка входа элемента 10 И. Это осуществляется следуюгцим образом.Импульс с полюса 19 поступает на один из входов элемента 8 ИЛИ, а с выхода элемента 8 ИЛИ этот сигнал проходит через элемент 7 ИЛИ и устанавливает в нулевое состояние триггер 5, Нулевое состояние триггера 5 запрещает поступление импульсов ГИ 1 через элемент 10 И. Импульс переполнения, поступивший на установочный вход соответствующего коммутирующего блока с полюса 19, устанавливает триггер 23 через элемент 25 И в единичное состояние. Нулевое состояние...

Номер патента: 734676

Опубликовано: 15.05.1980

Авторы: Гольтман, Каральник, Клинов, Тарнавский

МПК: G06F 7/38

Метки: отсчетное

...10и 1 1 импульс, началом которого триггеры сбрасываются в "0, а концом его1 О .в группу триггеров 10 переписываетсякод с выхода сумматора 5. При этом вгруппе триггеров 11 опрокидывается вР 1" триггер, соединенный с шиной соответствующего такта распределителя им 5 пульсов 2, например, при Ж = К гн.1ато будет первый, а при И = К в И 1-й десятичный разряд, В течение следующих циклов циркуляции кода на выходах дополнительных групп триггеров сох 20 раняется записанная ранее информация,подаваемая затем через катодный и анодный коммутаторы блока индикации 1.Через К циклов на блок индикации 1будут поданы при й = Ки+1 второй, а25 при ь = К 1 п-(ю)-й десятичныеразряды, т, е. частота циркуляции кода,определяющая"быстродействие...

Номер патента: 734677

Опубликовано: 15.05.1980

Авторы: Виневская, Недостоева, Станишевский

МПК: G06F 7/38

Метки: мантиссы, порядка, преобразования

...порядков,блок формирования приращения порядка,причем входы слагаемых порядка и выходприращения порядка подключены к соответствующим входам реверсивного счетчика,выходы которого подключены ко "."."734677 пф Составитель Л, Недостоеваедактор Н. Горват Техред М. Петко Корректор М. ПЗа каз 2222/11 Тираж 751 БНИ ИП И Государственног по делам изобретений 113035, Москва, Й, РПодписноекомитета СССРоткрытийушская наб., д. 4 атент", г. Ужгород, ул. Проектная иал ПП только по текущим, но и по предыдущими экстраполированным значением переменной Ч Й). 5Формула изобретения Устройство для автоматического преобразования мантиссы и порядка, содержащее реверсивный счетчик, управляемый регистр сдвига, элемент запрета, сумматор порядка, блок анализа...

Номер патента: 734678

Опубликовано: 15.05.1980

Автор: Платонов

МПК: G06F 7/385

Метки: суммирования

...положительного переноса. Логическая формула этого управляющего сигнала имеет видПф: а (со), (1) где П + сигнал управления при положительном переносе;С - сигнал на выходах И-го двоИичного разряда первого сумматора 1.Второй управляющий сигнал П-образуется прц возникновении отрицательного переноса в первом сумматоре 1, когда сумма разрядных коэффициентов ч,псла меньше или равна -2 -1. Логиическая формула этого сигнала имеет видР=с г(сл/Й 1. (2)Выходы узла 4 управления коррекцией соединены с входом узла коррекции 5, Узел коррекции предназначен для об разования переноса сигнала положитель ного переноса (код 0001) или отрицательного переноса (код 1111) в ( +1)-й разряд по управляющим сигналам П или П , а также для образования сигнала...

Номер патента: 734679

Опубликовано: 15.05.1980

Автор: Богатырев

МПК: G06F 7/38

Метки: адаптивное, вычислительное

...единицами на выходах схем приоритета 7)Ц.Навыходе восстанавпивающего органа 3 образуется результат вычисления, опредепяемый большинством по резупьтатам вычиспений в многофункциональных бпоках 1,соответствующих единицам на выходах блоков 7 приоритета. Результат с выходавосствнавциввюшего органа 3 подаетсяна входы многофункциональных бпоков,дпя дальнейшего вычисления функции, Нв элементах неравнозначности 2 производится выделение входа восстанавливающего органа 3, код на7 7346котором не совпадает с кодом на выходевосстанавливающего органа 3, Единица свыхода возбужденного элемента нерввнозначности 2 открывает элементы И 11,связывающие выходы соответствующегоблока приоритета 7 с входами (1 д Чпблока памяти 4. Таким образом, реализуется...

Номер патента: 734680

Опубликовано: 15.05.1980

Авторы: Коржов, Смирнов, Степанов, Шуть

МПК: G06F 7/38

Метки: арифметическое

...точкам реверсии). В этом случае независимо от сигналов, 15 поступающих на дешифратор 14 с двоичного счетчика 1 3, на четных выходах будут высокие потенциалы, а на остальных - низкие.Таким образом, четные импульсы с выходов распределителя 16 импульсов будут проходить на выход элемента 15 И-ИЛИ.После переполнения счетчика регистра 5 импульс переноса с его выхода че 25 рез полусумматор 12 перебрасывает триггер 9 и выключает генератор импульсов 17, В результате в двоично-десятичном счетчике 6 будет содержаться в двоично-десятично-шестидесятиричном30 коде число импульсов, равное половине числа, дополняющего содержимое счетчио, ц ка 5 до значения 359 59 59, Счетчик 5 при этом обнуляется После вво да входного кода, соответствующего вто 35...

Номер патента: 734681

Опубликовано: 15.05.1980

Автор: Кочергин

МПК: G06F 7/385

Метки: одноразрядный, сумматор

...когда слагаемое А задается кодом для цифры "1" при С=О. оТак как цифра "1 нечетная, выходной сигнал блока 1 логического дешифрирования в соответствии с функцией (6) Г 1,Следовательно, блок 6 будет пропускать сигналы с входа на выход с инвертированием. При цифре "1 слагаемого 1 на выходной шине "1"У "6" блока 1 появляется сигнал, который поступает на вторые йивграмма 1 Передача с инвертированием 1 1 1 1 1 0 0 0 0 0 1 0 0 0 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 0 1 1 1. 0 0 0 0 0 1 1.0 0 0 0 1 1 1 1 1 0 Х 0" 1 2 . 3" 4" ",5" 6" "7 8 9" входы элементов И 36-40 блока 4 сложения переноса и управляющий вход блока 5,Работа блока 4 сложения переноса споследовательно соединенным с ним блоком 5 при этом полностью совпадает сдиаграммой 1 сложения с...

Номер патента: 734682

Опубликовано: 15.05.1980

Авторы: Гусев, Иванов, Контарев, Кремлев, Кренгель, Персов, Шагивалеев, Щетинин, Ярмухаметов

МПК: G06F 7/39

Метки: деления

...сдвиговой 14.Тк, например, при комбинации выбранных разрядов остатка 000 очередные два разряда частного будут 00. В этом случае остаток, находящийся на регистре остатка 1, сдвигается влево на два разряда, и этот сдвинутый код является новым остатком. На регистр выбранных разрядов остатка 12 через коммутатор 14 поступают выбранные разряды нового остатка, в дополнительный регистр 13 заносится код 00 и сдвигается влево на два разряда.При комбинации выбранных рзрядов остатка 001 очередные два разряда частного могут быть либо 01, либо 00. В этом случае на первую информационную шину 3 поступает остаток из регистра остатка 1, а на вторую информационную шину 7 поступает делитель из регистра делителя 4, и в сумматоре 8 по сигналу из блока...

Номер патента: 734683

Опубликовано: 15.05.1980

Авторы: Дивин, Иртегов, Канова, Орехова, Солодилов

МПК: G06F 7/39

Метки: п-разрядных, умножения, чисел

...11, то преобразование множимого в дополнительный ход производится в следующем (втором) такте умножения. Получающаяся в первом также умножения сумма по гпод 2 с выхода сумматора 1 записывается в регистр 2 частичных произведений, а поразрядные переносы с выходом переносов того же сумматора 1 - в регистр 3 переносов. Поразрядные переносы, которые образуются на выходе первого и третьего дополнительных разрядов сумматора 1, поступают соответственно на первые входы второго и четвертого дополнительных разрядов сумматора 1, т,е. названные разряды сумматора охвачены попарно сквозным переносом. Перенос же с выхода п-го разряда сумматора 1 записывается в (и+1)-ый разряд регистра 3 переносов через элемент И 9, открываемый нулевым сигналом с...

Номер патента: 734684

Опубликовано: 15.05.1980

Авторы: Мингалеев, Пластун

МПК: G06F 7/50

Метки: модулю, сумматор, три

...модулю три "В (3).Система тактового питания сумматора - трехфазная, при этом каждый следующий разряд слагаемого поступает на вход сумматора через три фазы (один такт) передачи информации по элементам схемы (фиг. 2).Тактовым импульсовм первой фазы считывается информация с троичного логического элемента 7, импульсом второй фазы - с разрядов 1-4 регистра и троичных логических элементов 1 п 8,9, а импульсом третьей фазы - строичных логических элементов 5,6 и10.Рассмотрим работу сумматора по модулю три на примерах определения остат ков восьми чисел, представленных втабл, 2, "1" в двоичной системе счисления представляется положительнымсигналом в разряде, а "О" - отсутствиемсигнала в разряде. Числа на разрядах 20 регистра меняются в каждом...

Номер патента: 734685

Опубликовано: 15.05.1980

Авторы: Бухштаб, Макарычев, Мурзин, Фролов

МПК: G06F 7/50

Метки: двоично-десятичный, последовательный, сумматор-вычитатель

...комбинации, и через элемент 12 ИЛИ поступает на первый вход элемента 17 И, второй вход которой соединен с входом 24 синхронизации, Сигнал логической 1 с выхода элемента 17 И через элемент 14 ИЛИ поступает на элемент 8 задержки, с выхода которого в течение синхроимпульса В 2 поступает на вход второго сумматора 2, а также ча вход элемента 9 задержки.С выхода элемента 9 задержки сигнал логической 1 в течение синхроимпульса ВЗ (вход 25) поступает на вход элементан 30 зю 40 формула изобретения 45 50 55 518 И, другой вход которого соединен со входом 25 синхронизации.С выхода элемента 18 И логическая 1 поступает на вход элемента 8 задержки, с выхода которого в течение В 4 поступает на вход второго сумматора 2. Таким образом, на выходе...

Номер патента: 734686

Опубликовано: 15.05.1980

Авторы: Багаев, Сахин, Сугатов

МПК: G06F 9/06

Метки: команд, формирования

...процедуре, причем номер ячейки в таблице дескрипторов командных сегментов, содержащей дескриптор этой процедуры, фактически соответствует имени процедуры. Действия, выполняемые устройством, можно разделить на три вида: предварительная подкачка информации из оперативной памяти в буферную память 13; считывание командных слов из буферной памяти 13 и формирование потока команд с максимальной плотностью две команды за такт; выполнение ветвлений. Подкачка информации из оперативной памяти в буферную производится блоками по четыре слова. Наличие требуемой информации в буферной памяти 13 определяется индикаторами значимости, которые расположены в адресной памяти баз 21, памятью 14 битов значимости и памятью 15 битов ожидания. Единица в индикаторе...

Номер патента: 734687

Опубликовано: 15.05.1980

Автор: Сыров

МПК: G06F 9/16

Метки: микропрограммное

...цель достигается тем, что устройство содержит второй блок памяти и вторую группу элементов ИЛИ, первые входы которых соединены со второй груп- О пой выходов первого блока памяти, а вторые входы - с выходами второго блока памяти, выход второй группы элементов ИЛИ соединен со вторым входом сумматора, входы второго блока памяти соединены со второй группой выходов первой группы элементов ИЛИ.На чертеже представлена блок-схема устройства.Устройство содержит сумматор 1, дешифратор 2, блок ключей 3, первую группу элементов ИЛИ 4, коммутатор 5, генератор импульсов 6, блок управления сумматором 7, первый и второй блоки памяти 8, 9, вторую группу элементов ИЛИ 10.Устройство работает следующим образом.Сумматор 1 осуществляет суммирование...