Адаптивное вычислительное устройство

(088.8) на делам нзабратеннй н атнрытнй(72) Автор изобретения А, Богатыре Особое Лен инг онструкторское бюро техничес дского ордена Ленина политехим, М. И, Калинина кибернет кого институт(54) АДАПТИВНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО Изв стройс ые бл т 5 Изобретение относится к автометикеи вычислительной технике,естно адаптивное вычислительноеУ тво, содержащее многофункционельн оки, дешифраторьц схемы совпадения и логические элементы 1 .Однако это устройство не всегда обеспечивает требуемый уровень надежности,Наиболее близким техническим решением к предлагаемому устройству являетсяадаптивное вычислительное устройство, содержащее многофункциональные блоки скодовой настройкой функций, регистрысдвига, элементы неравнозначности, элементы И и ИЛИ 23.Однако это устройство не всегда удсьвлетворяет предъявляемым к нему требованиям производительности вследствиезначительных затрат времени на настройку и перенастройку устройства после обнаружения отказа, так как перенастройкав нем организуется методом последовательного поиска настройки, обеспечивающей работоспособность устройства, В известном устройстве отсутствует выдачаправильного результата вычислений приналичии отказа, из-за чего требуется повторение вычислений после перенастройки,Цель изобретения - повышение производительности устройстве,Поставленная цель достигается тем,что устройство содержит восстанавливающии орган, блок памяти, с блоков приоритета, причем выход-го многофункционального блока связан с-ым входомкоммутатора, 1 с-ый выход первой группывыходов каждого-го блока приоритетасвязан с первым входом ( 1"к )-ого элемечта И и с (И+ 1 к )-ым входом коммутаторе, где- 1, 2, тт, 1 : 1, 2, ., М= т,1+1,П,(-ый выход коммутаторе соединен с 1 -ым входом восстанавливающего органа и с первым входомт-го элемента неревнозначности, выходкоторого подключен ко второму входу5 734 дом во:стянавпиввюшего органа 3 связан ным с входами многофункциональных блоков 1. Выходы эпементов неравнознвчности 2 подсоединены к втор.ам входам соответствующих эпементов И 11, связывающим выходы блоков приоритета 7 с соответствующими входами матрицы памяти 4 Ъ,%2, , Ч , при этом к входу мвт рицы памяти С подключены выходы элементов И 1141 при М Вход тактовых 10 импульсов 12 подключен к регистрам сдвига 5, 6. Выходы р ррр регистра 5 подсоединены к матрице йамяти 4, Выходы последней группы разрядов Г регистра сдвига 6 через эпементы И 10, 15 связанных посредством элементов ИЛИ 9 с выходами ц 11 блоков приоритета 71, подключены к входам кодовой настройки многофункциональных бпоков 1. При этом входы эпемента ИЛИ 9 подключены к выходам элементов И 11 Ь при М=, Коммутатор 8 содержит матрицу элементов И 13 Ж, причем вход д коммутатора 8 связан с первыми входами эпементов И 13 Й при М Вторые входы элементов И 1311 соединены с соответствующими Ь 1 "к входами коммутатора 8.Выходы 1 М .-ых эпементов И 13 для каждого значения 1 объединены и связаны с выходом %1 коммутатора 8. Ячей- З 0 ка памяти 4 р . содержит триггер 14 и элементы И 15, 16, Причем входы элемента И 15 подключены к координатным шинам выборки строки Рг и столбца с 1 в выход - к входу триггера 14, выход которого подкпючен к первому входу второго элемента И 16 подсоединенному вторым входом к шине выборки строки Р в выходом - к выходу блока 4 памяти д 1 объединяющему выходы ячеек-го40 столбца. Блок приоритета 11 содержит (И - 1 ) элементов И 17 (И-1) эпементов ИЛИ 18,И) логических узлов, состоящих из инвертора 19, эпемента И 20,45 21, а также дополнитепьный инвертор 19. Причем вход ОМ (МИ,1+1 И) подсоединен к входу инверторв 191 выход которого связан с первым входом элемента И 201 второй вход которого подсоединен50 к выходу элемента И 201-1 и к первому входу элемента И 211,второй вход эпемента И 21 к связан с входом д 1 1-го блока 7 приоритета, а выход является выходом Ъ 1 К бпока 7 приоритета и подсо 55 единен к первому входу эпементв ИЛИ 18 Ь 1 Второй вход элемента ИЛИ 18 к связан с выходом элемента ИЛИ 18 М-Ф и с первым входом элемента И 17 вто 679 6рой вход которого соединен с входной шиной 3 М а выход - с выходной шицойЗ,И+4 Второй вход первого элементаИЛИ 181+2 подключен к входу 311 блока приоритета 7, связанного с его выходом ОЙ.Работа устройства заключается в следующем,В регистр сдвига 6 заносятся кодынастроек на функции 1,1 , 1 и составляющих функцию =, т 1 возложенную на устройство. В регистр 5 сдвигазаносится одна единица. В ячейку 4 Ябпокв 4 памяти заносится информация оспособности 3 -го многофункциональногоблока 1 выполнить функцию Я, при этом43 л 1, еспи блок 1 способен реапизовать функцию , в противном случае4 Я=О. Последовательность выполненияфункций задается посредством регистров5, 6 сдвига, причем переход к выполнению спедующей по порядку функции организуется путем сдвига единицы в регистре 5 и кодов настройки и регистре 6. Навыход бпокв и памяти 4 поступает содержимое строки, соответствующей местунахождения единицы в. регистре 5 сдвига,на выходах Ь ЬЬИ первого блоКа 7приоритета вьщается первая из этой строки единица, нв выходах Ь,Ь, Ь второго блока 7 приоритета вьщеляется вторая единица, и т.д. Посредством коммутатора 8 выход многофункционапьного блока1, соответствующей первой единице навыходах блока памяти 4, подключается кк первому входу восстанввпивающего органа 3, выход миогофункционвпьного бпока1, соответствующего второй единице, подключается ко второму входу восстанавливающего органа 3, и т,д. Одновременно,посредством элементов И 10 осуцествляется подача кода настройки с выхода Г последнейгруппы разрядов регистр 6 сдвига на входы настройки и многофункциональных бпоков 1, определяемых единицами на выходах схем приоритета 7)Ц.Навыходе восстанавпивающего органа 3 образуется результат вычисления, опредепяемый большинством по резупьтатам вычиспений в многофункциональных бпоках 1,соответствующих единицам на выходах блоков 7 приоритета. Результат с выходавосствнавциввюшего органа 3 подаетсяна входы многофункциональных бпоков,дпя дальнейшего вычисления функции, Нв элементах неравнозначности 2 производится выделение входа восстанавливающего органа 3, код на7 7346котором не совпадает с кодом на выходевосстанавливающего органа 3, Единица свыхода возбужденного элемента нерввнозначности 2 открывает элементы И 11,связывающие выходы соответствующегоблока приоритета 7 с входами (1 д Чпблока памяти 4. Таким образом, реализуется возбуждение входа с матрицыпамяти 4, соответствующего лногофункционвльному блоку 1, результат вычисления, на котором не совпадает с результатом вычисления нв остальных выбранныхблоках 1, при этом происходит обнуление1ячейки 4 Щрасположенной на пересечении координатных входов Р- и с 4гдеРвыход разряда регистра 5 сдвига, содержащего единицу, Многофункциональныйблок 1 ) считается потерявшим способность выполнения функции 1 у, при следующем вычислении функциидля ее выполнения будут выделены 8 многофункциональных блоков 1, соответствующихединицам и -ой строке матрицы памяти 4.Благодаря такой организации вычислительного устройства, если считать, чтоодновременно не может отказать 3 С) 2выбранных многофункциональных блоков1, на выходе устройства будет содержаться правильный результат, определяемыйпо большинству - вследствие этого повышается производительность вычислительного устройства, так как отпадает необходимость в повторении вычислительногопроцесса после реконфигурации. Производительность предложенного устройстватакже повышается вследствие введения вустройство матрицы 4 памяти, динамически отображающей функциональные ресурсы всеь многофункциональных блоков 1,40благодаря чему удается организовать детерминированное выделение (многофункциональных блоков 1, способных выполнить требуемую функцию, без осуществления поиске переборного характера, связан 45ного со значительными временными затратами.,50формула изобре тен ия1. Адаптивное вычислительное устройство, содержащее многофункциональные блоки с кодовой настройкой функций, регистры сдвига, элементы нерввнознвчности, элементы И и ИЛИ, о т л и ч а ю - щ е е с я тем, что, с целью повьппения его производительности, оно содержит вос 79 8ствнввливающий орган, блок памяти,блоков приоритета, причем выход 1-гомногофункционального блоке связв н сД -ым входом коммутатора, Ъ-ый выходпервой группы выход каждого 1 -гоблока приоритета связан с первым входом(1 К )-го элемента И и с Ь+ 1 М -ымвходом коммутатора, где 3 -1, 21 2 у аээфЪ,=11 ф 1 , И 1 ый Выходкоммутатора соединен с 1 -ым входомвосстанавливающего органа и с первымвходом 1-го элемента нерввнознвчности,выход которого подключен ко второму входу Я,) -го элемента И, выходы(1 И -ыхэлементов И при К=сОп 5 объединены иподключены к (1=И-ому входу блока памяти, (И+) -ый вход которого связан ссоответствующим выходом первого регистрасдвига, вход которого соединеН с шиной тактовых импульсов, свчзанной со входом второго регистра сдвига, выход которого соединен с первыми входами П элементовИ, связанных выходами с первыми входамимногофункциональных блоков, второй вход1 -го элемента И этой группы подключен к выходу 1-го элемента ИЛИ, входы которого подключены к (Ь=) -ым выходам первой группы выходов каждого блока приооитета, вторые входы 1 -го элемента неравнозначности и вторые входы-го многофункционального блока соединены с выходом восстанавливающего органа, И выходов блока памяти соединены с О входами первого блока приоритета, 1(-ьй вход1 -го блока приоритета подключен к М-омувыходу второй группы выходов (1-1 -гоблока приоритета,2, Адаптивное вычислительное устройство по и, 1, о т л и ч а ю щ е е с ятем, что в нем коммутатор содержит мат:рицу элементов И(1,1)(1:1,"8,К:1 М, ",Й,причем 1 -ый. вход коммутаторе (1: 4,2И)связан с первыли входами(1 )-ыхэлементов И при = второй вход (1 М-гоэлемента И соединен с(.и 1 "М-ым входомкоммутатора, в выходы (1 Ж) -ых элементов И для каждого значения 1 обьединены и связаны с 1-ым выходом коммутатора.3. Адаптивное вычислительное устройство по п. 1, о т л и ч в ю щ е е с я тем, что в нем блок памяти содержит матрицу из ИИ ячеек, каждая из которых содержит двв элемента И и триггер, причем входы первого элемента И подклк- чены к координатным шинам выборки строки и столбца,а выход - к входу триггера., выход которого подключен к первому вх9 734679 10ду второго элементе И, подсоединенному узла, второй вход второго элемента И вторым входом к шине выборки строки, подсоединен к К,-ой входной шине, а выа выходом к-ому выходу блоке па- ход является к-ым выходом первой груп- мяти, объединяющему выходы ячеек ) -го пы выходов блоке приоритета и подсоестолбца, динен к первому входу (+1)-го элемен-4 А, Адаптивное вычислительное устрой- та ИЛИ, второй вход 1-го элемента ство по и, 1, о т л и ч а ю щ е е с я ИЛИ связан с выходом (1- )-го элементем, что в нем блок приоритета содержит та ИЛИ и с первым входом -ого эле- (И) элементов И, ( и - 1 - 1 ) элементов мента И, второй вход которого соединен ИЛИ, ( И - ) логических узлов, состоя с Ъ,-ой входной шиной блока приоритета,ищих из инвестора, первого элемента И и а выход является К-ым выходом второй второго элемента И, а также дополнитель- группы выходов блока приоритета, второй ный инвертор, причем к-ый вход 1-го вход первого элемента ИЛИ подключен к блока приоритета (-.1.,1+1,. П) подсоеди- младшему входу блока приоритета, однонен к входу инвертора К -го логического 5 временно являющимся младшим выходом узла, выход которого связан с первым первой группы выходов блока приоритета. входом первого элемента И этого логичес- Источники информации,кого узла, второй вход которого подсоеди- принятые во внимание при экспертизе нен к выходу первого элемента И (0 М)-го 1, Авторское свидетельство СССР логического узла, а для первого логичес- о М 479115, кл. б 06 Р 15/18, 1973. кого узла - к выходу дополнительного ин. Авторское свидетельство СССР вертора, и к первому входу второго эле- Мо 529456, кл, Я 06 Е 7/38, 1974 мента И соответствующего логического (прототип).ФД 4 роек 734679 л ИИПИ Заказ 2222(11 Тираж илиад ППП Патент", г. Ужгород Подписн