Устройство для суммирования

Союз СоветскннСоцналнстнческнкРеспублнк ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет -Опубликовано 15 05 80 Бюллетень 18Дата опубликования описания 18,05,80 но делам изобретений н открытий(72) Автор изобретения В, А. Платонов Таганрогский радиотехнический институт им. В, Д. Калмыкова(54) УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ Изобретение относится к вычислительной технике и может быть использованодля алгебраического суммирования чисел,записанных в системах счисления с основанием К= 2 . ( п1 ) в арцфметцческотзлогическом устройстве,Известны сумматоры, предназначенныедля суммирования чисел, записанных всистемах счисления, отличных ст двоичной, состоящие из одного или двух двоичтоных сумматоров и схемы коррекции результатов суммирования двоичных кодов1 21. Известны последовательно-параллель ные сумматоры для суммирования чисел, например, в десятично-двоичной системе счисления, содержащие четырехразрядный параллельный сумматор, в котором последовательно суммируются двоичные тетрады десятичных разрядов, а также скему коррекции для образования десятичного переноса и коррекции результата суммирования 31. 2Известны также последовательно- параллельные сумматоры, состоящие из двух четырехразряднык сумматоров и скемы коррекции 41.Суммирование чисел в таких сумматорах осуществляется младшими разрядами вперед для того, чтобы можно было в последующем разряде учесть перенос из предыдущего разряда. Это обуславливает невысокое быстродействие устройств.Известно устройство для суммирования, например, в двоично-десятичной системе счисления старшими разрядами вперед, содержащее три двоичных сумаматора, узел коррекции, узел управления коррекцией и узел задержки старшего разряда на один такт 5 ).Выходы первого сумматора соединены с первыми входами второго сумматора узла управления коррекцией, выходы которого соединены со входами узла коррекции. Первые, выходы узла коррекции соединены со вторыми входамивторого сумматора, выходы которогочерез узел задержки соединены с первыми входами третьего сумматора, вторые вхоцы которого соэцинеееы со вторыми выходами узла коррекции.Описанное устройство имеет сложную схему, особенно если в нем суммируются числа, записанные в системесчисления с основанием 2 (-.-1).ИЦелью изобретения является упрощение устройства,Поставленная цель достигается тем,что в предложенное устре.йство для суммирования чисел, записанных в системахсчисления с основанием % =2 ( И )1),содержащее первый и второй двоичныесумматоры, узел задержки, узел управления коррекцией, узел коррекции, выходыкоторого соединены с первой группой входов второго двоичного сумматора, втораягруппа вхоцов которого подключена к выходу узла задержки, входы узла коррекции подключены к выходам узла управления коррекцией, входы которого подключены к выходам трех старших разрядовпервого двоичного сумматора согласноизобретению содержит элемент неравнозначности, вхсдье"Которого подключенык выходам (й + 1)-го разряда перезогсдвоичного сумматора и узла коррекции,а выход - ко входу старшегс разрядаузла задержки, входы младших разрядовкоторого подключены к выходам соответ-ствующих разрядов первого двоичногосумматора,Введение элемента неравнозпачностии новое соединение узлов устройствамежду собой позволяет упростить устройство и выполнять суммирование чисел,начиная со старших разрядов. При этомчисла должны быть эаписвнье в системесчисления с сснсвениеи М 2 Еи1 Е, сЕцифрами ( 2" 1, 2 -1, , 2" -1),Перенос в соседний старший разрядпри суммировании должен происходитьвсякий раз, когда сумма разрядных коэффициентов слагаемых скажется не меньееей чем 2 п ", или не Ьсльеееей чем, ге 2 -1 ).Такие системы счисления позволяютпроизводить суммирование чисел, начиная со старших разрядов, причем перенос не может распространиться болеечем на один разряд вперед.Проллюстрируем зто на примере восьмеричной системы счисления с десятьюциф 1 ами ( 5, - 4, , 3, 1), которыемы будем обозначать ( 5,4,3,3, 4), и условием, что переос в сторЕп Е 5 201 ЗО 40 45 50 55 ший разряд возникает, когда сумма разрядее.ех коэффициентов не меньше 4 или не больше - 5,Пусть надо сложить два восьмерич ных числа:а = 344, в = 334, которые в предлагаемой системе счисления имеют тот же вид.При суммировании чисел а + в в обычной восьмеричной системе счисления в младшем разряде возникает перенос при суммировании цифр 4 + 410, который проходит сквозь все разряды, вплоть цо З-го, так как сумма разрядных коэффициентов во втором разряде равна 7, так чтоОЕ 6=344+334=70 О,При суммировании же чисел а + в в предлагаемой системе счисления, начиная со старших разрядов, мы получаем в 3-м разряде сумму разрядных коэффициентовО +Ь =4+3=73 Ъкоторая, больше Ч, поэтому возникает перейсс в 4-й разряд, равный 1, а в :3-м разряде разрядный коэффициент Сз 1. Этот коэффициент меньше, чем й, поэтому если даже во 2-м разряде образуется перенос и З-.й разряд, сн при суммироваегии с 3 ие разрядеьым козффее циентсм не даст повторный перенос в 4-й разряд. Поэтому после суммирования 3-х разрядных коэффициентов сразу же определяется истинное значение 4-гс коэффициента. После суммирования 1 разрядных коэффициентов становится известным истинное значение 1-го разрядного коэффициента суммы, Так что, при последовательном суммировании чисел, записанных в системе счисления, в которой удовлетворяются перечисленные условия, если. суммирование начинается со старших разрядовзадержка в выдаче старшего раэряца составляет один такт.На чертеже прецставлена функциональ ная схема устройства, которое реализует описанный алгоритм суммирования двух восьмеричных чисел старшими разрядами вперед.Устройство содержит первый двоичный сумматор 1, элемент неравнозначности 2, узел задержки 3, состоящий из двух последовательно соединенных регистров, узел 4 управления коррекцией, узел коррекции 5,второй двоичный сумматор 6,Первый сумматор 1 является в данном случае пятиразрядным двоичным ком бинационньм сумматором. Б общем слу73467 Я бциц 1 -го разрядного коэффициента поуправляющим сигналам коррекции. Уз икоррекции 5 является комбцнвционцойсхемой, выпрошенной по логической фор- муле кфооо)(+ ч 1-), ( з) Д=(0001)лЦ ч(4 О 1)лП, (4) Пифра 5 4 3 2 1 0 1 5чае, когда Ц 2, это (Ъ + 2) = разрядный сумматор, Он предназначен,для получения двоично-кодированной суммы восьмеричных коэффициентов двух слагаемых.Так как в описаннои ранее восьмеричнойсистеме счисления разрядные коэффициенты могут быть как положительными,так и отрицательными, то онц кодируютсядополнительнымц двоичными кодами.Выходы трех старших разрядов;(й + 2)-го, (Ъ +1)-го и й-го сумматора 1 соединены со входами узла 4 управления коррекцией, выходы (й + 1)-горазряда соединены также с первыми входами схемы неравнозначности 2. Выходыостальных разрядов сумматора 1 соединены с соответствующими входами узлазадержки 3,Узел 4 управления коррекцией является комбинационной схемой ц служит длявыработки двух управляющих сигналовдля узла коррекции 5.Первый из этих сигналов являетсяуправляющим сигналом коррекции, когдасумма разрядных коэффициентов в сумматоре 1 больше или равна 2" 1(в данном примере больше или равна 4), т. е.при возникновении положительного переноса. Логическая формула этого управляющего сигнала имеет видПф: а (со), (1) где П + сигнал управления при положительном переносе;С - сигнал на выходах И-го двоИичного разряда первого сумматора 1.Второй управляющий сигнал П-образуется прц возникновении отрицательного переноса в первом сумматоре 1, когда сумма разрядных коэффициентов ч,псла меньше или равна -2 -1. Логиическая формула этого сигнала имеет видР=с г(сл/Й 1. (2)Выходы узла 4 управления коррекцией соединены с входом узла коррекции 5, Узел коррекции предназначен для об разования переноса сигнала положитель ного переноса (код 0001) или отрицательного переноса (код 1111) в ( +1)-й разряд по управляющим сигналам П или П , а также для образования сигнала положительной или отрицательной коррекгде К - сигнал коррекции;ООО - двоичный код, корректирующий1 -й разрядный коэффициентпрц положительном и отрицательном переносе;сигнал переноса в ( 1 +1)-йразряд.Первые выходы узла коррекции 5 соединены со входами элемента неравнозначности 2, а вторые выходы - со входами второго сумматора 6,Элемент неравнозначностц 2 предназначен для получения корректированного 25значения 1 -го разрядного коэффициента.Он является комбинационной схемой, выходы которой соединены со входом стар:шего разряда узла задержки 3. Узел задержки состоит из двух (П+1)- разрядных регистров с синхронизациейтактирующими сериями импульсов С,5и Со , сдвцнутымц на полтакта. Узелзадержки 3 используется для задержкина один такт 1 -го разрядного коэффициента суммы. Выходы узла задержкисоединены со входамц второго сумматора 6.Второй сумматор является (й +1)-раз рядным комбинационным сумматором цпредназначен для суммцрованич положительной или отрицательной единицы пере- .носа в ( +1) -й разряд суммы.Устройство работает следующим об разом.Суммируемые числа и каждом тактеработы устройства начиная со старшихразрядов поступают одновременно свои-.ми 1 -ми разрядамц на входы первогосумматора 1 синхронно с тактируюпей:ерией импульсовРазрядные коэффициенты слагаемыхкодируются в данном примере следующими двоичными кодами,(ц + 1)-го разряда суммы по таблице истинностика П+4 К а+О О ОО 1 11 О 11 1 Огде К - корректирующий сигнал с выхода узла коррекции 5;Оп+1 - скорректированный сигнал(и +1)-го разряда.Из таблицы истинности видно, что она описывает логическую функцию неравнозначности, которая реализуется элементом неравнозначности 2.Скорректированная таким образом сумма 1-х разрядных коэффициентов по тактирующей серии импульсов Соэ, которая подается через полтакта после серии Соо, записывается в первый регистр схемы задержки. (Величина такта выбирается такой, чтобы переходные процессы в комбинационных сумматорах 1, а также в элементе неравнозначности 2 и узлах 4 и 5 закончились меньше, чем эа полтакта). Еще через полтакта эта сумма по серии импульсов Соэ переписывается во второй регистр узла задержки 3, Таким образом осущестьпяется задержка 1 -го разрядного коэффициента суммы на один такт. Задержка прризводится для того, чтобы в следующем такте прибавить или вычесть из1 -го разрядного коэффициента 1, если при суммировании ( 1 -1)-х разрядных коэффициентов в первом сумматоре 1 узел 4 управления коррекцией выдает управляющий сигнал П или П . Суммирование происходит во втором сумматоре 6, образуется истинное значение 1-го разрядного коэффициента суммы двух слагаемых. 15;40Если же сумма 1-х разрядных коэффициентов окажется меньше или равна (-2 -1), то к полученной сумме необиходимо прибавить 2, а иэ (1+1)-го разрядного коэффициента вычесть 145 (прибавить дополнительный код 1 111).Корректирование суммы т х разрядных коэффициентов, полученной в первом сумматоре 3., производится .элементом50 неравноэначности 2 при подаче сигналов из узла коррекции 5, Коррекция заключается в добавлении к полученной сумме числа 2 (код 10 0), если возникаиют сигналы П+ или П, или нуля (кодФ 55 00 О) - в противном случае, согласно формуле (3) Добавление кода 10 0 или 00 0 Фактически заключается в изменении содержимого 7 7346В первом сумматоре 1 разрядные коэффициенты суммируются по правилам суммирования двоичных чисел в дополнительных кодах.В отличие от второго сумматора 6 первый сумматор 1 является (и +2) разрядным, (и +2)-й двоичный разряд необходим, чтобы не возникло переполнение разрядной сетки при суммировании 1 0Во втором сумматоре 6 переполнение произойти не может, так как система счисления выбрана из условий отсутствия переполнения. Поэтому сумматор 6 (й 1) - оазоядный. Двоичная сумма 1-х разрядных коэф фициентов слагаемых с выходов (й +1-)-го и (й +2)-го разрядов первого сумматора 1 поступает на входы узла 4 управления 20 коррекцией,В узле управления коррекцией происходит анализ суммы, полученной в первом сумматоре 1, по логическим формулам (1) и (2), и выдаются управляющие ,сигналы П и П на входы узла коррекции 5, где из них формируются сигналы переноса и коррекции. При атом если сумма в первом сумма-З 0 торе 1 окажется больше или равна 2", то из полученной суммы 1-х разрядных коэффициентов необходимо вычесть 2 или, что для дополнительных двоичных.кодов то же самое, прибавить 2 (двоичный код 1000), а к ( ч +1)-му разрядному коэффициенту надо прибавить "1 (код ОО 01). Таким образом происходит последовательное суммирование всех разрядовслагаемых, начиная со старших разрядов,Общая задержка информации в сумматоре - один такт,Использование предложенного устройства для суммирования в множительномустройстве последовательно-параллельноарифметического логического устройства позволяет увеличить быстродействие последнего примерно в 2 раза, таккак суммирование частичных произведений двух 1 п-разрядных чисел в данномустройстве происходит начиная со старших разрядов, что обеспечивает исполь 9 7 зованив в дальнейших вычислениях старшего разряда произвеаения, В таком множительном устройстве требуется п+1 такт работы, В то жв время в последовательно-параллельном множительном устройстве, суммирование в котором осуществляется, начиная с младших разрядов, для получения М старших разрядов произведения требуется, по крайней мере, 2 Ю тактсв. Следовательно, изобрел . твние по;.иволяет увеличить быстродействие в2 Разо,+ 14Кроме того, предложенное устройство содержит меньше оборудования, поскольку вместо сложного сумматора используется элемент неравнозначности.Формула изобретенияУстройство для суммирования чисел, .записанных в системе счисления с ос.- нованием Я, =2 (11): содержащее пермвой и второй двоичные сумматоры, узел задержки, узел управлейия коррекцией, узел коррекции, выходы которого соединены с первой группой входов второго двоичного, сумматора, вторая группа входов которого подключена к выходу узла задержки, входы узла коррекции 34678 10поаключены к вы одам узла управлениякоррекцией, входы которого подключенык выходам трех старших разрядов первого авоичного сумматора, о т л ичающееся тем,что,сцвльюупрощения устройства, оно содержитэлемент неравнозначности, входы которого подключены к выходам (П+1)-горазряда первого двоичного сумматорас и узда коррекции, а выход - ко вхоаустаршего разряда узла задержки, входымладших разрядов которого подключенык выходам соответствующих разряаовпервого двоичного сумматора,15 Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 457084, кл, 6 06 Г 7/385, 1972.2. Авторское свидетельство СССРМо 387364, кл, Ь 06 Г 7/50, 1971.3, Шигин А. Г, Цифровые вычислительныв машины, М. "Энергия", 1971,с, 232-234,4, Каган Б. М, и др, Цифровые вычислительные машины и системы. МЭнергия". 1974, с. 356-361.5, Авторское свидетельство по заявкеМ 2427914/18-24,кл. б 06 Г 7/385, 1976 прототип).Составитель В. БерезкинРедактор Т. Орловская Техред Н. Ковалева Корректор Ю Ъь Филиал 11 И 1 11 атент", г, Ужгород, ул. Проектная, 4 каз 2090152 Тираж 751 1 ШИИ 11 И Государственного по делам изобретений и 1.13035, Москва, Ж, Раунс