Преобразователь двоичного кода в число-импульсный код

Союз СоветскихСоциалистическихРеспублик САНИЕ ЕТЕНИЯ ЗОБ 34671 АВТОРСКОМУ СВИДЕТЕЛЬСТВ 61) Дополнительное к авт. свид-ву 22) Заявлено 28.10.7. Кл. присоединением заявки М23) Приоритет -б 06 Г 5 Государственный комит СССР о делом изобретений и открытий(088.8) Дата опубдиковани писания 17.05.8 2) Авторы изобретен) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОИМПУЛЬСНЫЙ КОД ИСЛО Изобретен вычислительн пользовано п и преобразую число-импуль ции. нес- сниие относится к автоматике и ой технике и может быть иси построении вычислительных щих устройств, использующих ное представление информаИзвестен преобразователь двоично-десятичного кода в унитарный код, содержащий двоично-десятичный счетчик на счетных декадах, схемы дешифрации числа, управляющий триггер с установочным входом, элемент И с шиной подачи тактовых импульсов, элемент ИЛИ с шиной подачи единичного импульса, входные элементы И, которые под. ключены к инверсным разрядам двоично-десятичного кода, шину записи и шину сброса, соединенные соответственно с входными элементами И и счетными декадами 1.Недостатки этого устройства - низкие помехозащищенность и надежность, вызванные тем, что поступивший по шине записи ложный импульс искажает преобразуемую информацию, а несинхронность подачи тактовых импульсов с подачей входной информации вызывает попадание на схему осколков импульсов, т.е. первый импульс на выходе устройства будет ненормированной длительности. Кроме того, известное устроиство не может преобразовать одновременно колько значений кода, что значительно жает его функциональные возможности.Наиболее близким по технической сущности является преобразователь двоичного кода в число-импульсный код, содержащий первый преобразующий канал, который содержит двоичный счетчик, группу элементов И приема, управляющий триггер, элемент НЕ, элемент И запрета, первый вход котоо рого соединен с единичным выходом управляющего триггера, второй вход элемента И запрета через элемент НЕ соединен с первыми входами группы элементов И приема, а выход элемента И запрета соединен со счетным входом двоичного счетчика, группа входов установки единицы которого соединена с выходами группы элементов И приема, а выход двоичного счетчика соединен со счетным входом управляющего триггера, вход зз установки нуля которого соединен с входомустановки нуля двоичного счетчика 2).Кроме того, известное устройетво содержит запоминающий регистр, дополнительные элементы И, одновибраторы, дифференцирующие цепочки, элемент ИЛИ переполнения, выходные элементы ИЛИ, триггерпамяти, триггер управления, инвертор, выходы импульсов различной полярности, до. полнительный элемент ИЛИ.Названный преобразователь делает меньшей возможность искажения выходной информации в момент, когда процесс преобразования предыдущей кодовой посылки не окончен. Однако это достигается значительным усложнением схемы, уменьшением быстродействия и помехозащищенности, что вызывается применением в каждом разрядеодновибраторов, дифференцирующих цепочек, элементов И, а также необходимостьюпроведения повторного контрольного цикла. Известный преобразователь не исключает также появления на выходе импульса ненормированной длительности и не может производить с минимальными аппаратурными затратами одновременно несколько значений кода, что снижает помехозащищенность и функциональные возможности уст ройства.Цель изобретения - повышение помехозащищенности и увеличение числа одновременно преобразуемых чисел.Поставленная цель достигается тем, что преобразователь содержит и преобразующих каналов, счетный триггер, элемент ИЛИ переполнения, дополнительный элемент НЕ, элемент задержки, три элемента И, а все преобразующие каналы дополнительно содержат триггер памяти, элемент И управле- за ния и многовходовой элемент ИЛИ, причем выход счетного триггера соединен с третьими входами элементов И запрета всех преобразующих каналов, счетный вход счетного триггера через первый элемент И соединен с входом дополнительного элемента НЕ и выходом элемента ИЛИ переполнения, входы которого соответственно соединены с единичными выходами управляющих триггеров всех преобразующих каналов, выход второго элемента И соединен со входом установ- щв ки в ноль счетного триггера и входами установки в ноль двоичных счетчиков и триггеров памяти всех преобразующих каналов, выход дополнительного элемента НЕ через элемент задержки и третий элемент И соединен с первыми входами группы элементов И приема и первыми входами элементов И всех преобразующих каналов, вторые входы группы элементов И приема которых соответственно соединены с входами многовходового элемента ИЛИ в каждом из преобразующих каналов, выход многовходового элемента ИЛИ соединен с входом установки единицы триггера памяти, выход которого соединен со вторым входом элемента И, выход которого соединен со входом установки единицы триггера управления.5На чертеже представлена функциональная схема устройства.Преобразователь двоичного кода в число- импульсный код содержит каналы 1 преобразования . иванами 2 Выход, 3 Вход, 4 Запись, 5 Сброс, 6 Переполнение, 7 Выходной код, счетный триггер 8, первый элемент И 9, элемент ИЛИ 10 переполнения, второй элемент НЕ 11, второй элемент Я 12, третий элемент И 13, элемент 14 задержки и шины 15 Начальные условия, 16 Строб, 7 Пуск, 18 Выходные импульсым. Числаподлежащие преобразованию, поступают по шина; 19. В состав каждого канала 1 входят двоичный счетчик 20, построенный на счетных триггерах 21 и соединенный своим выходом с управляющим триггером 22, выход которого подключен ко входу элемента И 23 запрета. Входы триггера 24 памяти и группа элемечтов И 25, 26 соединены со входами триггеров 21, а объединенные входы назьанных элементов - через инвертор 27 - к соответствующему входу элемента И 23 запрета, и .ерез элемент И 28 управления с установочным входом управляющего триггера 22, а многовходовой элемент ИЛИ 29 подключен к единиц- ному входу триггера памяти 24, Шина 18 Входные импульсы через первый элемент И 9 соединена со счетным входом счетного триггера 8, выход которого через элемент И 23 запрета подключен ко входу счетчика 20, а выход управляющего триггера 22 к соответствуюц,им входам элемента И запрета 23 и элемента ИЛИ 10 переполнения. Элемент ИЛИ 29 памяти подключен к единичному входу триггера памяти 24, выход которого через элемент И 28 поавления соеди 2нен с единичным входом управляющего 1 риггера 22.Устройство рабо гает следуюшим образом.1;еред началом работы оно устанавливается в исходное состояние сигналом на шине 15 Начальные условия, который стробируется соответствующим сигналом на шине 16 Строб, формируя сигнал через второй элемент И 12. В этом случае управляющие триггеры 22 всех каналов 1 преобразования устанавливаются в нулевое состояние и на выходе элемента ИЛИ 10 переполнения присутствует нулевой уровень, закрывающий входной элемент И 9, а счетные триггеры 21, счетчика 20 всех каналов 1 преобразования установятся в исходное состояние. При пос туплении на входные элементы И 25, 26 (шины 7 Входной код) кода отличного от нулевого, на выходе элемента ИЛИ 29 памяти вырабатывается сигнал, устанавливающий триггер памяти 24 в состояние 1. Далее названный код переписывается сигналом Пуск через элемент И 13, который в этом случае открыт единичным уровнем, поступаюцим с выхода элемента НЕ 11, на счетчик 20. На все время действия записи элсмент И 23 запрета закрыт нулевым уровнем, поступающим с инвертора 27. Одновременно ддиничный уровень на выходетриггера памяти 24 разрешает прохождениесигнала записи через элемент И 28 управления на единичный установочный вход управляющего триггера 22, устанавливая егов состояние 1, после чего на выходе элемента ИЛИ 10 переполнения появится сигнал раз- ю решающий прохождение входной последовательности импульса с шины 18 устройства через элемент И 9 на вход счетного триггера 8. Первый импульс в этом случае устанавливает названный триггер в состояние 1, второй в состояние 0 и т.д., т.е. через эле- о менты И 23 запрета, открытые сигналом с управляющего триггера 22, проходят импульсы нормированной длительности, равные периоду импульсов входной последовательности. Изложенное позволяет обеспечить работоспособность устройства в случае, когда сигнал 17 Пуск попадает на конец длительности первого импульса входной последовательности, т.е. предохраняет устройство от попадания на вход счетчиков 20 импульсов ненормированной длительности, которые 26 могут привести к сбоям в начале отработки информации. Далее сигналы на выходе элементов И 23 запрета соответствующих каналов 1 преобразования, считаются соответствующими счетчиками 20 и поступают на шину 2 Выход. В течение всего времени обработки информации элемент И 13 закрыт нулевым уровнем с выхода элемента НЕ 11, т.е. до окончания всего цикла работы устройства невозможно влияние ложной или не предназначенной для преобразования ин формации на шинах 7 Входной код каналов преобразующих или по сигналу Пуск устройства. Следует заметить, что время задержки элемента 14 задержки выбирается из условия обеспечения срабатывания всех управляющих триггеров 22. После того, как число импульсов, поступающих на вход счетчика 20 преобразующего канала 1, станет соответствовать входному коду, счетчик 20 вырабатывает сигнал, устанавливающий в состояние О управляющий триггер 22, а 0 который закрывает элемент И 23 запрета, т,е. данный канал 1 преобразования работу закончил. Одновременно выдается нулевой уровень на соответствующий вход элемента ИЛИ 10 переполнения. Поскольку входной код 2 - 2 на разных каналах может быть различным, то первым оканчивает отработку, закрывается элемент И 23 запрета какала преобразующего, на который поступило наименьшее значение кода. Далее оканчивает работу второй и т.д. каналы. После того, как все каналы отработали заданные значения входного кода, на всех входах элемента ИЛИ 10 переполнения сформируются нулевые уровни, и названный элемент выработает нулевой сигнал, запрещающий прохождение входной последовательности импульсов Л через элемент И 9. В этом случае элемент НЕ 11 вырабатывает единичный уровень, разрешающий прохождение сигнала записи к перезапись входного кода. В случае, когда на шинах 7 Входной код присутствует нулевая информация, то элемент И 28 управления не управляет триггером 22 памяти иотработки информации нет, т.е. это предохраняет устройство от отработки полногообъема информации, определяемой разрядностью счетчика вместо нулей. Каждыйпреобразующий канал 1 имеет шины 2 Выход, 3 Вход, 4 Запись, 5 Сброс,6 Переполнение и 7 Входной код.Таким образом, введение элемента И 13,элемента ИЛИ 10 переполнения и элемента14 задержки второго элемента НЕ 11, элемента ИЛИ 10 позволяет повысить помехозащищенность устройства на величину, определяемую отношениемГо,г Ьъгде Ток - время отработки информации,Тби. - время ввода программы,Введение счетного триггера 8, группы входных элементов 25, 26 И приема позволяет полностью исключать попадание на счетчики импульсов ненормированной длительности, а включение инвертора 27 исключает прохождение помехи на входы преобразующих каналов 1 в момент записи входной информации. Предлагаемое устройство позволяет одной кодовой посылкой входной информации обеспечить отработку нескольких значений кода в число импульсов, что повышает быстродействие системы в целом и расширяет функциональные возможности устройства.Формула изобретенияПреобразователь двоичного кода в число- импульсный код, содержащий первый преобразующий канал, который содержит двоичный счетчик, группу элементов И приема, управляющий триггер, элемент НЕ, элемент И запрета, первый вход которого сОединен с единичным выхбдом управляющего триггера, второй вход элемента И запрета через элемента НЕ соединен с первыми входами группы элементов И приема, а выход элемента И запрета соединен со счетным входом двоичного счетчика, группа входов установки единицы которого соединена с выходами группы элементов И приема, а выход двоичного счетчика соединен со счетным входом управляющего триггера,вход установки нуля которого соединен с входом установки нуля двоичного счетчика, отличаюи 1 ийся тем, что с целью повышения помехозащищенности и увеличения числа одновременно преобразуемых чисел, он содержит и преобразующих каналов, счетчный триггер, элемент ИЛИ переполнения, дополнительный элемент НЕ, элемент задержки, три элемента И, а все преобразующие каналы дополнительно содержат триггер памяти, элемент И управления и многовходовой элемент734671 остав итель М. Аекред К. Шуфриираж 751 авскинКорректор Подписное а СССР ытии едактор С. Патрушевак аз 2221/11 Степ ЦИИИПИ Государпо дела м изо13035, Москва, Ж илиад ППП Патент ственного комитет бретеннй и откр - 35, Раушская нг, Ужгород, ул. б., д. 4/5 Проектная,ИЛИ, причем выход счетного триггера соединен с третьими входами элементов И за прета всех преобразующих каналов, счетный вход счетного триггера через первый элемент И соединен с входом дополнительного элемента НЕ и выходом элемента ИЛИ пере- . ф полнения, входы которого соответственно соединены с единичными выходами управляющих триггеров всех преобразующих каналов, выход второго элемента И соединен со входом установки в ноль счетного триггера и входами установки в ноль двоичных счетчиков и триггеров памяти всех преобразующих каналов, выход дополнительного элемента НЕ через элемент задержки и третий элемент И соединен с первыми входами группы элементов И приема и первыми входами элементов И всех преобразующих каналов,вторые входы группы элементов И приемакоторых соответственно соединены с входамимноговходового элемента ИЛИ в каждом изпреобразующих каналов, выход многовходового элемента ИЛИ соединен с входом установки единицы триггера памяти данного канала, выход которого соединен со вторымвходом элемента И, выход которого соединенсо входом установки единицы триггера управления.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР432487, кл. 6 06 Г 5/04, 1971.2. Авторское свидетельство СССР415658, кл. Ст 06 Г 5/04, 1971.