Полин

Номер патента: 1509881

Опубликовано: 23.09.1989

Авторы: Дрозд, Лаздин, Огинский, Полин, Титаренко

МПК: G06F 7/552

Метки: возведения, квадрат, матричное

...р бр, которые поступают на вторые входы соответствующих сумматоров 2 третьего столбца. На третий вход пятого сумматора 2 третьего столбца поступаетразряд операнда бр, При этом определяются последующие разряды результата, поступающие с вторых выходов сумматоров 2 третьего столбца и первого выхода пятого сумматора 2 третьего столбца соответственно на выходы устройства с седьмого по двенадцатый.Кроме того, десять старших разрядов результата поступают соответственно на входы блока 3 свертки по модулю три, При этом блок 3 определяет остаток от деления результата на три, Код остатка поступает на входы первого сумматора 4 по модулю два, а также на входы сумматора 5 по модулю два. Сумматор 5 принимает единичное значение при нечетном количестве...

Номер патента: 1509878

Опубликовано: 23.09.1989

Авторы: Дрозд, Костелов, Парасочкин, Полин, Ткаченко

МПК: G06F 7/544

Метки: вычисления, полиномов

...15 не запретит дальнейшее поступление СИ на выцитающий вход сцетцика 15, При этом по заднему Фронту сигнала заема устанавливается триггер 6 (момент е), а с приходом очередного СИ единичное значение с выхода триггера 6 переписывается в триггер 9, сбрасывающий триггер 6. Следующий СИ сбрасывает триггер 9.Разряды кодов с первого и второго выходов блока 18 поступают на вторые входы элементов И 11 и 12, запрещая нулевыми значениями прохождение СИ с выхода элемента И 10 на счетные входы счетциков 16 и 17 соответственно.Это препятствует изменению значения адресов на адресных входах блоков -20 и 21 памяти с началом следующего такта, код с выходов блоков 18 и 19 памяти поступает на информацион" ные входы триггеров 4, 5 и 7, 8 соответственно и...

Номер патента: 1509877

Опубликовано: 23.09.1989

Авторы: Дрозд, Карпенко, Лацин, Минченко, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...в такте весовые функции с нечетным значением 1 с, а также сигнал с выхода первого разряда переноса сумматора 5, сигналы с выходов нечетных разрядов переноса сумматора 5, задержанные на регистрах 7 группы, и сигналы с выходов четных разрядов переносов сумматора 6, задержанные на регистрах 7 группы.Сигналы с выходов суммы второго и первого одноразрядных сумматоров 5 и 6 поступают соответственно на первый и второй информационные входы коммутатора 8, который под действием синхроимпульсов подключает, указанные сигналы на выход 18 устройства соответственно в первых и вторых половинах тактов,Таким образом, с выхода 18 устройства с удвоенной частотой следованиясинхроимпульсов снимается последовательный код произведения, причем впервых и вторых...

Номер патента: 1508206

Опубликовано: 15.09.1989

Авторы: Дрозд, Ногина, Передерий, Полин, Шапо

МПК: G06F 11/08, G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...второгосумматора, выход которого соединен спервым информационным входом первогомультиплексора, второй информационный вход которого соединен с выходомтретьего сумматора, вход первого слагаемого которого соединен с входоминформационных разрядов действительной части числа устройства, информационный и контрольный выходы которогосоединены соответственно с выходомпервого мультиплексора и с выходомблока свертки по модулю три, входыконтрольных разрядов действительнойи мнимой частей числа устройства соединены соответственно с входами первого и второго слагаемых сумматора помодулю три, выходы разрядов которогосоединены соответственно с входамипервых слагаемых первого и второгосумматоров по модулю два, входы вторых слагаемых которых...

Номер патента: 1490675

Опубликовано: 30.06.1989

Авторы: Беликова, Дрозд, Лацин, Полин

МПК: G06F 7/52

Метки: деления, константу

...входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8.1 8.п+ 1 группы, обеспечивая трансляцию без изменения кода Х 1 с выходов старших разрядов сумматора 3 через первые входы элементов ИСКПЗЧАЮЩЕЕ ИЛИ 8 группы на их вхады и соответственно выходы 12 устройства. Единичный сигнал с выхода элемента НЕ 5 поступает на вторые входы элементов И 7.1, 7,2, , 7-1 второй группь;, обеспечивая трансляцию без изменения кода Х 2 с выходов младших разрядов сумматора 3 через первые входы элементов И 7 второй группы на их выходы и соответственно выходы 13 устройства,Если все разряды кода Х 2 принимают единичное значение, то на выходе элемента И 4 и на выходе элемента НЕ 5 устанавливаются соответственна единичный и нулевои сигналы. Единичный сигнал поступает на вторыевходы...

Номер патента: 1481749

Опубликовано: 23.05.1989

Авторы: Дрозд, Лацин, Полин, Соколов, Шипита

МПК: G06F 11/30, G06F 7/52

Метки: умножения

...который сбрасывает второй триггер 14, сигнал логического 0 с выхода которого запрещает прохождение синхросигнала через элемент И 13 на синхровход третьего тригЗ 5 гера 15 и переключает коммутаторы 5 и 6 вположение коммутации на входы регистров 7 и 8 множимого и множителя информации с групп 16 и 17 входов мнокимого и множителя устройства. Формула изобретения Устройство для умножения, содержащее регистр множимого, регистр множителя, регистр произведения и умножитель, причем информационные выходы регистров множимого и множителя соединены соответственно с входами множимого и множителя умножителя, выход результата которого соединен с информационным входом регистра произведения, информационный выход которого является выходом произведения...

Номер патента: 1476469

Опубликовано: 30.04.1989

Авторы: Волощук, Дрозд, Лацин, Малярчук, Полин

МПК: G06F 11/10

Метки: кода, модулю, остаточного, три

...с информационных входов3 на выход 5 устройства. Контролируемый код поддерживается на информационных входах 3 устройства в течение всего периода управляющего сигнала, На первом полутакте управляющийсигнал принимает нулевое значение,При действии этого сигнала элементы1 пропускают контролируемый код навходы блока 2 без изменений, На втором полутакте управляющий сигнал принимает единичное значение, при действии которого элементы 1 инвертируют контролируемый код,Блок 2 вычисляет функцию й перво Ого разряда искомого остатка по модулю три контролируемого кода, Эта функция описана в таблице на фиг, 2, Из 59 2данных таблицы видно, что при четном числе входов блока 2 функция Гр второго разряда остатка может быть определена какГ (Х 1, Х 2, Х 2 К)...

Номер патента: 1474833

Опубликовано: 23.04.1989

Авторы: Волощук, Дрозд, Лацин, Лебедь, Полин

МПК: G06F 1/04, H03K 5/153

Метки: задержки, информации, контролем

...пяти). Еслиже за Р циклон повторного сбоя по зафиксированному н регистре 16 адресу .не происходит, то счетчик 1 О, досчитав до нуля, вырабатывает сигналзаема и блокирует поступление насвой вычитающий вход сигналов переполнения (конца цикла) нэ счетчика 6адреса. Одновременно с этим однонибратор 11 вырабатывает короткий импульс и сбрасывает триггер 14 н "0",тем самым разрешая фиксацию и анализ 25следукзцих сбойных адресов. Таким образом, устройство позволяет распознавать сбои и отказы ячеек накопителя изаменять отказавшую ячейку на резервную, что повышает надежность Функционирования цифровой задержки информации .Счетчик 6 адреса представляет собой суммирующий счетчик по модулюК = 2"-1, где п - разрядность счетчикаВыход переполнения его...

Номер патента: 1462489

Опубликовано: 28.02.1989

Авторы: Дрозд, Заболотный, Иванов, Лацин, Полин

МПК: H03M 7/12

Метки: двоично-десятичных, двоичные, преобразования, чисел

...а остатки по модулю пять с выходов первого 4второго 5 узлов свертки по модулю пять поступают на входы второго узла 8 сравнения.Поскольку число в двоично-десятичном коде Ади в двоичном коде Вимеет одинаковую делимость на три и пять, то при правильной работе устройства сравниваемые остатки совпадут, первая 7 и вторая 8 схемы сравнения выработают на выходах нулевые значения, Эти значения объединяются по ИЛИ на элементе 9, который формирует на выходе устройства 12 сигнал о его правильной работе.При несовпадении сравниваемых остатков, что возможно при неисправном устройстве, один или оба узла сравнения 7 и 8 устанавливают свой выход, а следовательно, н контрольный выход устройства 12 в единичное значение. Это значение свидетельствует о...

Номер патента: 1462424

Опубликовано: 28.02.1989

Авторы: Дрозд, Карпенко, Лацин, Минченко, Полин

МПК: G11C 29/00, H03K 5/06

Метки: задержки, информации, контролем, цифровой

..."1" вызовет переключение коммутатора 3. В результате старшие разряды слова будут записаны в ячейку второго накопителя 7, а младшие - в ячейку первого накопителя 6, где в предыдущем полутакте чтения по этому же адресу была обнаружена неисправность.Таким образом, каждой ячейке накопителя 6 поставлена в соответствие ячейка одноразрядного накопителя 8 с таким же адресом, в которой хранится информация о работоспособности соответствующей ячейки накопителя 6. Если в ячейке накопителя 8 хранится ноль, то соответствующая ячейка накопителя.б исправна и в ней будут храниться старшие разряды, Если же в ячейке накопителя 8 хранится единица,то в соответствующей ячейке накопителя б существует неисправность и в нее будут заноситься младшие...

Номер патента: 1451686

Опубликовано: 15.01.1989

Авторы: Дрозд, Лацин, Минченко, Подлегаев, Полин

МПК: G06F 7/552

Метки: возведения, квадрат

...элементов И.Первый 4 и второй 5 одноразрядные сумматоры складывают в каждом такте конъюнкции с одинаковыми весовыми функциями, а также значениями посчитанных ранее разрядов переносов сумматоров 4 и 5, задержанных на регистре 7.При этом на выходах суммы первого 4 и второго 5 одноразрядных сумматоров вырабатываются соответственно нечетные и четные разряды произведения. Эти разряды поступают на первый и второй информационные входы коммутатора. б,который под действием синхросигналов СИ (типа ."меандр"), поступающих на его управляющий вход, транслирует на выход 11 устройства разряды произведения в естественном порядке их следования. На временной диаграмме, иллюстрирующей изменения выхода 11 устройства показаны весовые функции разрядов...

Номер патента: 1444750

Опубликовано: 15.12.1988

Авторы: Дрозд, Кравцов, Лацин, Лебедь, Полин

МПК: G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...и второй 5 коммутаторы, первый блок 6 свертки по модулю три, блок 7 сумматоров по модулю два, второй блок 8 свертки по модулю три, сумматор 9 по модулю три, блок 10 сравнения, вход 11 первого аргумента, вход 12 второго аргумента, выход 13 модуля комплексного числа, контрольный выход 14 и выход 15 контрольных разрядов,Устройство работает Следующим образом.Через вход 11 первого аргумента на входы первого слагаемого первого сумматора 1 и на вход первого слагаемого третьего сумматора 3 поступает и-разрядная мантисса д прямого кода действительной части комплексного числа (и - 1) старших разрядов и младший разряд мантиссы с поступает также соответственно на вход второго слагаемого второго сумматора 2 со сдвигом на один разряд вправо и на...

Номер патента: 1439744

Опубликовано: 23.11.1988

Авторы: Джагупов, Дрозд, Николенко, Полин

МПК: H03M 7/00

Метки: кодовых, последовательностей, формирования

...соответствующему полутакту предшествующего такта,Считываемые с второго элемента 4 памяти коды номеров каналов группы поступают на информационные входы регистра 17, а с его выходов на адресные входы демультиплексора 12, обеспечивая последовательное формирование единичных импульсов на его 15 выходах, соответствующих номерам каналов группы.С первого и второго вь 1 ходов третьего элемента 21 памяти снимаются соответственно первый и второй раз ряды кода переключений, поступающие на Ч-входы ТЧ-триггеров 18-1 18-и первого блока 18 и ТЧ-триггеров 19-119-п второго блока 19 соответственно (единичное значение на 25 Ч-входе ТЧ-триггера разрешает изменять его состояние на инверсное с приходом единичного импульса (фронта) на Т-вход ТЧ-триггера), На...

Номер патента: 1439583

Опубликовано: 23.11.1988

Авторы: Дрозд, Лацин, Панченко, Полин, Соколов

МПК: G06F 7/552

Метки: возведения, квадрат, матричное

...может быть использовано в специапизированньж вычислителях и является усовершенствовани"ем устройства по авт.св. Р 842804,Целью изобретения является повышение достоверности функционированияза счет Йиксирования неразрешенныхкодов результата,На чертеже представлена Функцио"нальная схема устройства.Матричное устройство для возведения в квадрат содержит блок 1 элементов И, блок 2 сумматоров, блок 3свертки по модулю три, элемент НЕ Ь.,элемент И 5 вход 6 аргумента вы ход 7 результата, контрольный вы, ход 8,Устройство оункционирует спеду, ющим образом,На вход 6 аргумента устройствапоступает аргумент. При этом разрядыаргумента подаются на соответству ющие лходы разрядов аргумента блока 1 элементов И и входы разрядоваргумента блока 2...

Номер патента: 1439579

Опубликовано: 23.11.1988

Авторы: Дрозд, Жердев, Лацин, Минченко, Полин

МПК: G06F 7/52

Метки: двоичных, умножения, чисел

...разрядовпереносов сумматора 5, задержанныена регистрах 7 группы, и сигналы свыходов нечетных разрядов переносовсумматора б, задержанные на регистрах 7 группы,На первом одноразрядном сумматоре 6складываются конъюнкции, имеющие одинаковые в такте весовые Функции с нечетным значением 1, а также сигнал свыхода первого разряда переноса сумматора 5, сигналы с выходов нечетныхразрядов переносов сумматора 5, задержанные на регистрах 7 группы, и сигналы с выходов четных разрядов переносов сумматора б, задержанные на регистрах группы 7,Сигналы с выходов суммы второгои первого одноразрядных сумматоров 5и б поступают соответственно на первый и второй информационные входыкоммутатора 8, который под действиемСИ подключает указанные сигналы навыход 13...

Номер патента: 1437924

Опубликовано: 15.11.1988

Авторы: Дрозд, Лацин, Минченко, Полин, Соколов

МПК: G11C 29/00

Метки: запоминающее, информации, контролем

...которь 1 й оп.Ределяет для чисел последовательности их контрольные коды са, и сЬ;( = 1,о) по модулю три (остатки отделения чисел на три). По скнхросигналам, поступающим с восьмого выхода синхронизатора 1, полученные 50контрольные коды принимаются регистром 17, а с его выхода подаются наинформационный вход блока 13. На управляющий вход блока 13 поступаетсигнал с седьмого выхода синхронизатора 1, Под действием этого сигналаинвертируется каждый второй контрольный код последовательности, поступающей на вход блока 13. С вьхода блока 13 полученная контрольная последовательность контрольньх кодорся сЬ са , сЬ , са , сЬ , саса, сЬ поступает на вход узла 35,который вместе с регистром 36 образует накапливаюшик сумматор 28,обеспечивающий...

Номер патента: 1434438

Опубликовано: 30.10.1988

Авторы: Дрозд, Огинский, Полин, Шапо

МПК: G06F 11/08

Метки: комплексных, модулю, три, умножения, чисел

...исходных кодов вквадрат.Первые разряды колов К 1 и К 2 поступаютна входы третьего узла 12 свертки по модулю лва, а также на входы элемента И 11.При этом с учетом нулевых вторых 40 разрядов кодов К 1 и К 2 на выходахтретьего узла 12 свертки по модулю два и элемента И 11 формируются первый и второй разряды кода К=(К 1+К 2)гпос 3.Действительно, младший разряд кода К принимает единичное значение при взаимо- инверсных значениях младших разрядов кодов К 1 и К 2, что соответствует выполнению над этими разрялами операции сло- жения по модулю два, а старший разрядкода равен единице в том и только в том случае, если единичное значение при.нимают и младший разряд кода К 1, и младший разряд кода К 2, т. е. являетсяих коньюнкцией.Разряды кода К...

Номер патента: 1432509

Опубликовано: 23.10.1988

Авторы: Дрозд, Парасочкин, Полин, Ткаченко

МПК: G06F 7/544

Метки: вычисления, полиномов

...врегистры 25 и 2 Ь.В этом же такте считывается следующий код (например, 10) блока 15памяти (по адресу К), что обеспечивает в следующем такте считываниекоэффициента аиз блока 16 памятии получение коэффициента а=0 путем обнуления выхода группы,19. Код01, прочитанный из блока 15 памятипо адресу Кобеспечивает в следующем такте считывание коэффициентаа . из блока 17 памяти и получениекоэффициента а ь=0 путем обнулениявыхода группы 18. Код 11, считанныйиз блока 15 памяти по адресу К-З,обеспечивает в следующем такте считывание коэффициентов аи а и зиз блоков 17 и 16 памяти соответственно. 50На каждом новом такте происходятдомножение промежуточных результатов, получаемых на выходах регистров 25 и 26, на величину Х, и ихсоответственное....

Номер патента: 1429174

Опубликовано: 07.10.1988

Авторы: Дрозд, Лацин, Полин, Соколов, Шабадаш

МПК: G11C 29/00

Метки: задержки, информации, самоконтролем, цифровой

...в процессе задержки.Доцустим, в процессе задержки произошло искажение информации в разряде Ь 2. Тогда при чтении происходитнесовпадение контрольных разрядов КЪи К 4, что свидетельствует о том, чтоискажение произошло в слове Ь на четвертом такте, поскольку в этом такте:считывался только один разряд словаЬ(Ь 2), то его легко можно исправить,проинвертировав.Регистры 7-9 осуществляют выравнивание введенной при записи сдвижки,формационного разряда, и выход первого контрольного разряда блока памятиподключены к информационным входамрегистров сдвига группы, выход первого информационного разряда блока па"мяти и выходы регистров сдвига второйгруппы, кроме последнего регистрасдвига, соединены с первыми входамиэлементов НЕРАВНОЗНАЧНОСТЬ,...

Номер патента: 1429116

Опубликовано: 07.10.1988

Авторы: Гусева, Дрозд, Лебедь, Панченко, Плиц, Полин

МПК: G06F 11/00

Метки: неисправностей, регистрации

...удерживает внуле выход узла управления, а такжесчетчик по модулю ши счетчик 6,входы сброса которых соединены с выходом узла 12 (непосредственно и через элемент ИЛИ 2 соответственно). Начиная с момента Ть, счетчик 6 начинает отсчитывать такты синхронИзации,измеряя длину временного интервалаМ до ближайшего изменения логического состояния контролируемого блока. переписываются в регистр 10 и с еговыхода поступают на информационныйвход узла 18 памяти, При изменениилогического состояния единичный синхроимпульс поступает на счетный вход счетчика 20, формирующего сигнал вы"борки с последующим обновлением адреса. По сигналу выборки происходитзались в первый 19 и второй 18 узлыпамяти логического состояния и предшествующего ему временного...

Номер патента: 1425790

Опубликовано: 23.09.1988

Авторы: Дрозд, Лацин, Полин, Романова, Чудненко

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...регистра 5. Восстановленное информаци -онное слово с выхода блока 6 поступает на информационный вход выходногорегистра 10, на вход контрольныхразрядов которого поступает информация, полученная блоком 8 сравнения,Блок 8 сравнения осуществляет сравнение контрольных разрядов с выходаблока 4 с контрольными разрядами, вычисленными вторым блокомсвертки помодулю, для восстановленного информационного слова. В выходной регистр10 будет принято восстановленное информационное слово и результат сравнения контрольных разрядов (сигналошибки),В случае, если последовательностьсчитываемого массива информации ненарушается (т,е. соответствует порядку записи ее в блок 4) и блок 4работает безотказно, контрольныеразряды на входах блока 8 сравнениябудут...

Номер патента: 1425787

Опубликовано: 23.09.1988

Авторы: Дрозд, Жердев, Карпенко, Лацин, Полин

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...записью поступаблок 5. Контрольные разряды вычисляются как свертка по модулю. Занесение информации в выходной регистр 8происходит по заднему Фронту сигнала управления чтением на входе 14,Второй блок 7 свертки вычисляет контрольные разряды для декодированногослова как свертку по тому же модулю,что и блок 3. Блок 9 сравнения производит анализ совпадения контрольныхразрядов вычисленных до записи и кодирования и после считывания декодирования,При нормальной работе разрядныхи адресных цепей устройства (хранение информации в блоке 5 осуществляется без искажения и адрес чтения соответствует адресу записи) декодирование считанного блока 5 слова происходит правильно и контрольные разряды, считанные иэ блока 5, совпадаютс контрольными...

Номер патента: 1425678

Опубликовано: 23.09.1988

Авторы: Дрозд, Нестеренко, Огинский, Полин

МПК: G06F 11/10, G06F 7/52

Метки: величины, вычисления, двоичной, дроби, нормализованной, обратной, приближенного

...У, формируемый узлом 11свертки по модулю три, Сравнение ука 25 занных кодов приводит к определениюна выходе 10 устройства сигнала контроля, принимающего нулевое значениепри правильном функционировании устройства. Единичное значение указывает на неисправность устройства.Узлы 10-1, 10-2, , 10-(и+2) и12, а также регистр 1 аргумента используются для исправления результата на выходе 17 устройства при установлении факта его неправильного35,: функционирования. В этом случае выход схемы 13 сравнения принимает еди.ничное значение, которое кроме выдачи на контрольный выход 18 устройст 40 ва поступает также на информационныйвход триггера 12, на вход режима регистра 1 аргумента и вход блокировкизаписи регистра 2 контрольного кода.При этом в...

Номер патента: 1425632

Опубликовано: 23.09.1988

Авторы: Волощук, Дрозд, Лацин, Полин, Шипита

МПК: G06F 1/04

Метки: задержки, информации, уплотнением, цифровой

...будет записана последовательность единиц инулей, причем единица будет соотнет"ствовать совпадению записываемого(считываемого) в данном такте инфор 1425632мационного слова со словом, записанным (считанным) в предыдущем такте,По окончании одного цикла записи через К. тактов синхроимпульсов на5 входе 18 произойдет переключение счетного триггера 17 в ноль сигналом заема с выхода счетчика 7. Одновременно произойдет запись кода задержки в счетчик 7, обнуление счетчика 1 О, и начнется новый цикл задержки. При этом первая половина блоков памяти (блоки 8 и 13) будет приведена в режим чтения, В первом такте режима чтения происходит чтение информации из бло ка 13 по адресу К. Считанная информация (ноль или единица) через первый коммутатор 6...

Номер патента: 1406736

Опубликовано: 30.06.1988

Авторы: Винокурова, Дрозд, Николенко, Полин

МПК: H03K 3/64

Метки: кодовых, последовательностей, формирования

...сравниваемых конулевое состояние. Код с выходов счет- дов демультиплексор 1) под действиемчика 6 отп с упает на первые входы35поступающих на адресный вход кодовблока 7 сравнения, В это время блок группы вырабатывает последовательно9 памяти считывает по нулевому адресу, единичные значения на соответствуюпоступающему с выходов первого счет- щих выходах, Под действием единичныхчика 8 адреса, первый код момента значений, поступающих на входы блокав емени . Эремени . Этот код времени поступает 21, соответствующие входные Т-тригге 40на вторые входы блока 7 сравнения, ры блока 21 инвертируют свои значекоторыи уменьшает значение кода на ния, а выходные Э-триггеры блока 21единицу младшего разряда и сравнивает принимают сигналы с выходов всех...

Номер патента: 1399819

Опубликовано: 30.05.1988

Авторы: Дрозд, Лацин, Минченко, Полин, Шабадаш

МПК: G11C 15/00

Метки: адресацией, диагональной, запоминающее

...6, Далее после поступления сигнала "Запись" 8 происходитэтап записи, и информация из сдвигового регистра 4 заносится в соответствующие ячейки блоков памяти 3.Процедура считывания горизонтального слова.На входы задания кода начала разрядного столбца 5 поступает код111-11. На адресные входы устройства6 поступает код адреса считываемогослова. Далее после поступления сигнала "Чтение" 9 происходит этап считывания и информация из выбранных ячеек блоков памяти 3 по сигналу "Прием внутренний" 13 заносится в сдвиговыйрегистр ввода-вывода 4. Для восстановления первоначального порядка элементов слово по сигналу Сдвиг вверхна е разрядов циклически сдвигаетсявверх, аналогично сдвигу при процедуре записи,Процедура считывания разрядногостолбца.На...

Номер патента: 1397916

Опубликовано: 23.05.1988

Авторы: Волощук, Дрозд, Лацин, Лебедь, Полин

МПК: G06F 11/14

Метки: неустойчивых, регистрации, сбоев

...причем информация15 с номером, указываемым счетчиком 4. Узел 7 сравнения выполняет функцию сравнения только при подаче на его входы информации с одинаковыми номерами, причем с выхода регистра 2 сни 20 маются данные, записанные в него в первом цикле контроля, Узел 7 сравнения осуществляют поразрядное сравнение и при полном совпадении (и только в этом случае) вырабатывает нулевой код сравнения, поступающий на информационный вход регистра 12, а также общий сигнал сравнения, являющийся объединением по ИЛИ разрядов кода сравнения и снимаемый с вы 30 хода равенства сравниваемых кодов,Сигнал сравнения в случае несовпадения сравниваемых кодов принимает единичное значение, Этот сигнал и код сравнения по окончании первого 35 полутакта каждого...

Номер патента: 1394213

Опубликовано: 07.05.1988

Авторы: Волощук, Дрозд, Лацин, Лебедь, Полин

МПК: G06F 1/04

Метки: задержки, информации, программируемой

...другой вход которого подается информационное слово а,= 1, К с выхода регистра 1. Вычитатель 3 определяет разность р поступивших на еговходы чисел (в дополнительном коде),р = а ," а, Поскольку изменениевходной информации за К тактов неьпревышает величины 2 - 1, то разностьна выходе вычитателя 3 содержит и Гмладших значащих разрядов, а старшиеразряды, начиная с (п + 1), принима"ют нулевые значения, если разностьположительная или ноль, и единичныезначения - для отрицательной разнос"ти. Старшие разряды поступают с первого выхода вычитателя 3 на вход бло"ка 6 контроля, который анализируетих значения на равенство всех нулюили равенство всех единиц и при повы"шении хотя бы одного из этих условийвырабатывает сигнал ошибки входнойинформации,...

Номер патента: 1388956

Опубликовано: 15.04.1988

Авторы: Дрозд, Лацин, Малярчук, Панченко, Полин

МПК: G11C 29/00

Метки: блок, задержки, информации, самоконтролем, цифровой

...импульса одновибратора 13 в сумме не должны превышать длительность цикла Чтение.Информация о сбое в считываемом в данный момент слове поступает на выход 18 устройства. Одновременно происходит проверка и, если нужно, исправление адреса в счетчике 7. Исправление осуществляется следующим образом: по переднему фронту синхроимпульсов на входе 16 устройства счетчик 7 увеличивает свой адрес на единицу, по этому же фронту предыдущий адрес переписывается в счетчик 8. Таким образом, счетчик постоянно хранит адрес предыдущего цикла чтение-запись. Г 1 ри появлении сигнала о сбое (1 на выходе блока 6 сравнения) счетчик увеличивает свое состояние на единицу, Если при этом адреса, выдаваемые счетчиками 7 и 8, совпадают, то на выходе блока 9 сравнения...

Номер патента: 1388872

Опубликовано: 15.04.1988

Авторы: Волощук, Дрозд, Жердев, Лацин, Полин

МПК: G06F 11/22

Метки: неустойчивых, сбоев, фиксации

...выходах счетчика 3 (этот код указывает на номерпроверяемой группы), Разрядностьсчетчика 3 равна разрядности счетчика 4, что обеспечивает возможностьпоявления на входах второго счетчика3 последовательно номеров всех групп.Коды с информационных выходовсчетчиков 3 и 4 поступают на входыблока 9 сравнения, который при поразрядном совпадении вырабатываетна выходе равенства единичное значение, Это единичное значение поступает на первый вход разрешения сравнения блока 10 сравнения, разрешаяработу этого блока, и на вход элемента И 16, разрешая прохождение синхросигналов с тактового входа 23 навход сдвига регистра 8 на первом цикле контроля.Первый цикл контроля идентифицируется при помощи элемента ИЛИ-НЕ 13,который выдает на вход...