Устройство для регистрации неустойчивых сбоев

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИ ХРЕСПУБЛИК ЯО,54 006 Р 11 0 ГГгГят, ) ф,ПИСАНИЕ ИЗОБРЕТЕНИЯ т М 1 ЬСТВУ Н АВТОРСКОМУ СВИ 4085671/24-2407,07.8623.05,88, БА.В. Дрозд,Пацин, В,В. Л(2 (2 НЕюл. У 19 Е,Л, По втома(72 В,Н ин В.СВол ебедь контро ние ии й инфо гистрысрав- блок лок ин строй- еустой оизво ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦ 1УСТОЙЧИВЫл СБОЕВ(57) Изобретение относится кз ике и вычислительной техникем,б использовано в системахля, Цель изобретения - повышенормативности о регистрируемомации, Устройство содержит ре1,2,12,13, счетчики 3-5, узльнения 7,8, элемент ИЛИ-НЕ 9,памяти 1 О, элемент И 11,17, бдикации 14, триггеры 15, 16. Уство позволяет обнаруживать н иный сбой и многократно восп13979дить предысторию его возникновения.Счетчик 3 определяет номер текущего байта информации многократно воспроизводимой на входе устройства контролируемой последовательности, счетчик1 5 отсчитывает количество цикловконтроля, счетчик 4 указывает наномер исследуемого байта, элемент 9 идентифицирует цикл контроля, узел 8 и элемент 11 выделяют такт появления в последовательности исследуемогобайта для сравнения его значенияпосредством узла 7 со значением, записанным в регистр 2 на первом цикле контроля, При несовпадении сравниваемых значений регистром 12, бло 16ком 14 и триггерами 15 и 16 фиксируется неустойчивый сбой. До фиксациинеустойчивого сбоя в блоке 10 через регистр 1 записываются байтыпоследовательности, Обращение к блоку 10 осуществляется посредством регистра 6 и счетчика 3 по циклическиповторяемой последовательности адресов, что обеспечивает поддержаниев блоке 10 последних байтов последовательности. С момента фиксации неустойчивого сбоя блок 10 переходитв режим чтения и через регистр 13передает на выход циклически повторяемую предысторию возникновения неустойчивого сбоя. 1 ил, Изобретение относится к вычислительной технике.Цель изобретения - повышение информативности о регистрируемой информации. 5На чертеже показано предлагаемое устройство.Устройство содержит регистр 1 текущего состояния, регистр 2, счетчик3 тактов работы, счетчик 4 номера бай. 10та регистрируемой информации, счетчик 5 цикла контроля, регистр 6 адреса, погазрядный узел 7 сравнения,узел 8 сравнения, элемент ИЛИ-НЕ 9, блок 1 О памяти, элемент И 11, регистр 1512, буферный регистр 13, блок 14 индикации, Р-триггер 15, триггер 16,элемент И 17, группу информационных входов 18 устройства, тактовый вход19 устройства, вход 20 признака цикла контроля, вход 21 начальной установки устройства, выходы 22 регистрируемой информации и выход 23 контроля устройства.Устройство работает следующим образом.На вход 21 поступает сигнал, устанавливающий счетчики 3-5, регистр 12 и триггер 16 в нулевые состояния.На вход 20 поступает сигнал А, 30 указывающий на начало очередного цикла контроля. В каждом цикле контроля на входы 8 поступает контролируемая и-разрядная последовательность, воспроизводимая контролируемым объектом(не показан) по одному и тому же алгоритму. Информация поступает на входы регистра 2 и узла 7. Длительность цикла контроля определяется разрядностью счетчика 3, на счетный вход которого через вход 19 поступают синхросигналы типа меандр, по которым осуществляется поступление контролируемой информации, При этом на выходе счетчика 3 определяется номер очередной последовательности, Количество циклов контроля каждого байта информации определяется разрядностью счетчика 5, на счетный вход которого поступают сигналы А начала очередного цикла контроля.После завершения всех циклов контроля одной информации с приходом очередного сигнала А на выходе переноса счетчика 5 вырабатывается сигнал, увеличивающий на единицу код на информационных выходах счетчика 4. Этот код указывает на номер исследуемого байта информации. Разрядность счетчика 4 равна разрядности счетчика 3, что обеспечивает возможность появления на выходах счетчикапоследовательно номеров всех байтов информации.Коды выходов счетчика 3 и счетчика 4 поступают на узел 8 сравнения, который при поразрядном совпадении кодов (и только в этом случае) выра,батывает на выходе равенства сравниваемых кодов единичный сигнал В, ко916 25 3 1397 торый поступает на вход разрешения узла 7, разрешая его работу. Кроме того, сигнал В через открытый элемент И 11 поступает на синхровход регистра 2, обеспечивая прием информации в регистр 2 на первом цикле контроля.Первый цикл контроля идентифицируется при помощи элемента ИЛИ-НЕ 9, который выдает на вход элемента И 1110 единичное значение при нулевом коде на разрядных выходах счетчика 5.Таким образом, в регистр 2 записывается информация только в первом цикле контроля, причем информация15 с номером, указываемым счетчиком 4. Узел 7 сравнения выполняет функцию сравнения только при подаче на его входы информации с одинаковыми номерами, причем с выхода регистра 2 сни 20 маются данные, записанные в него в первом цикле контроля, Узел 7 сравнения осуществляют поразрядное сравнение и при полном совпадении (и только в этом случае) вырабатывает нулевой код сравнения, поступающий на информационный вход регистра 12, а также общий сигнал сравнения, являющийся объединением по ИЛИ разрядов кода сравнения и снимаемый с вы 30 хода равенства сравниваемых кодов,Сигнал сравнения в случае несовпадения сравниваемых кодов принимает единичное значение, Этот сигнал и код сравнения по окончании первого 35 полутакта каждого такта записываются соответственно в триггер 5 и регистр 12, причем запись осуществляется по синхросигналам, поступающим на их инверсные синхровходы через 40 тактовый вход 19 устройства непосредственно и через элемент И 17. С выхода триггера 15 единичный сигнал поступает далее на единичный вход триггера 16, устанавливая его в еди" 45 ничное состояние. Это состояние соответствует регистрации неустойчивого сбоя, Сигнал с инверсного выхода триггера 16 поступает на сигнальный выход 23 контроля устройства и на 50 вход элемента И 17В случае регистрации неустойчивого сбоя, нулевой сигнал с инверсного выхода триггера 16 останавливает счет счетчика 5 и связанного с ним счетчика 4. Кроме того, устанавливается в ноль выход элемента И 17, что препятствует прохождению через этот элемент синхросигналов с тактового входа 19 на синхровход регистра 12 и выход запись-чтение блока 10 памяти, Код номера элемента с выхода счетчика 4 икод сравнения с выхода регистра 12поступают на входы блока 14 индикации для указания номера и разрядасбойного байта информации,Контролируемая информация поступает через вход 19 устройства также на вход регистра 1, в который принимается по синхросигналам, поступающим на его синхровход с входа 19. Эти же синхросигналы подаются также на синхровход регистра 13 и инверсный синхровход регистра 6 адреса. При этом в регистр 6 в конце полутакта каждого такта принимается код С младших разрядов с выхода счетчика 3 тактоз, Этот код принимает в цикле последо( вательно значения от О до 2 - 1, обеспечивая обращение к блоку 1 О соответственно по адресам от 0 до 2 -1. Синхросигналы, поступающие до регистрации неустойчивого сбоя на вход запись-чтение блока 10 с выхода элемента И 17, обеспечивают режим записи в первом полутакте и режим чтения во втором полутакте каждого такта (режим чтения обеспечивается уровнем логического нуля). С итываемая из блока 10 информация принимается в каждом такте в регистр 13 и далее с его выхода поступает на выход 22. Таким образом по каждому адресу, который держится вторую половицу одного такта и первую половину следующего за ним такта, сначала происходит считывание информации по окончании такта, а затем в течение первого полутакта следующего такта - запись новой информации с выхода регистра 1. Поскольку обращение к накопителю по одному и,тому же адресу происходит раз в 2 тактов, то считывается из блока 10 и подается через регистр 13 на выход 22 информация, записанная в 2 тактов тому назад. (В случае регистрации неустойчивого сбоя выход элемента И 17 устанавливается в ноль и обеспечивает для блока 10 работу только в режиме чтения). При этом на выход 22 поступает повторяеС мая в цикле последовательность 2 байтов информации, содержащая сбойсный байт и 2 -1 предшествующих ему байтов, Указанная последовательность может быть исследована, например, с помощью осциллографа на предмет при 1397916чин возникновения неустойчивогосбоя.Предлагаемое устройстно позволяетне только обнаруживать неустойчивыйсбой, но также анализировать предысторию его возникновения, что существенно расширяет возможности известных устройств подобного класса в1борьбе с неустойчивыми сбоями,1 Оформула изобретенияУстройство для регистрации неустойчивых сбоев, содержащее два регистра, счетчик циклов контроля, счетчик15тактов работы, счетчик номера байтарегистрируемой информации, поразрядный узел сравнения и узел сравнения,и:рнь;й элемент И, элемент ИЛИ-Нь,триг 1 ер н блок индикации, причемгруппа информационных входов первогорегистра является группой информационных входов устройства и соединенас верной группой информационных входов поразрядного узла сравнения, вторая группа информационных входов которого соединена с группой выходовпервого регистра выходыРавновсе разрядов поразрядного узла сранненпя с.единены с информационнымивходами второго регистра, группавыходов которого соединена с первойгруппой информационных входов блокаиндикации, вход начальной установкиустройства соединен с входами сбросавторого регистра, триггера, счетчика тактов работы, счетчика цикловконтроля, счетчика номера байта регистрируемой информации, счетныйвход счетчика тактов работы являетсятактовым входом устройства, группа 40разрядных выходов счетчика тактовработы соединена с первой группойинформационных входов узла сравнения,вторая группа информационных входовкоторого соединена с группой разрядных выходов счетчика номера байтарегистрируемой информации и с второйгруппой информационных входов блокаиндикации, выход Равно узла сравнения соединен с входом разрешения 50поразрядного узла сравнения и с перВНИИПИ Заказ 2272/48 Тираж 704 ПодписноеПроизв,-полигр. пр-тие, г. Ужгород, ул. Проектная, ч