Устройство для регистрации неисправностей

ОЮЗ СОВЕ ТСНИХ ОЦИАЛИСТИЧЕСНИРЕСПУБЛИН) ,) 4 О 06 Р 1 1 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ЭОБРЕТЕНИЯ ЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ НЕИПРАВНОСТЕЙ(57) Устройство относится к вычислительной технике и обеспечивает регистрацию логических состояний иливременных диаграмм контролируемогоблока и передачу этой информации вЭВМ, Регистрация и передача в ЭВМвременных диаграмм охвачена контролемЦель изобретения - повьппение достоверности регистрации, Устройство содержит формирователь синхроимпульсов142911610 154, тактирующий работу устройства, таймер 12, определяющий момент начала регистрации, триггер 8 и элемент И 13, обеспечивающие в режиме регистрации логических состояний запись в узел памяти 19 состояний контролируемого блока в каждом такте синхронизации, счетчик адреса 20, обеспечивающий режимы записи и чтения для узлов памяти 8 и 19, и -коммутатор 16, переключающий устройство в режим передачи данных в ЭВМ. В режиме регистрации временных диаграмм узел сравнения 11 и элемент ИЛИ 15 с помощью регистров 3 и 7 выделяет такты изменения логических состояний либо пере 1Изобретение относится к вычислительной технике.Цель изобретения - повьппение достоверности регистрации.На фиг. 1 изображена структурнаясхема устройства; на фиг. 2 - счетчикадреса; на фиг. 3 - узел кднтроля;на фиг. 4. - временные диаграммы работы,Устройство. (фиг, 1)содержит счетчик1, элемент ИЛИ 2, регистр 3, формирователь 4 синхроимпульсов, регистр 5,счетчик 6, регистр 7, триггер 8, сумматор 9, регистр 10, узел 11 сравнения, таймер 12, элемент 13, регистр14, элемент ИЛИ 15, коммутатор 16,узел 17 контроля, узлы 18 и 19 памяти, счетчик 20 адреса, информационныйвход 21 устройства, вход 22 синхронизации устройства, вход 23 установкиустройства, вход 24 запуска устройства, вход 25 синхронизации устройства,контрольный выход 26 устройства, вы:ход 27 числа тактов работы, выход28 текущей информации, выход 29 номера байта регистрируемой информации,Устройство обеспечивает регистрацию логических состояний или временных диаграмм контролируемого блокаи передачу данных в ЭВМ.Начало работы устройства задаетсясигналом "Пуск 1", поступающим черезвход 24 запуска устройства на входсброса триггера 8, Предыдущее значеполнения счетчика 6, определяющегодлину временных интервалов с постоянным значением логических состояний,Эти значения и длина интервалов записываются соответственно в узлы памяти 19 и 18, При передаче данных вЭВМ значения временных интервалов насумматоре 9 и регистре 14 суммируются по модулю щ, а результат сравнивается посредством узла контроля 17 сдлиной всего анализируемого временного отрезка, подсчитанного счетчиком1 и регистром 5 с точностью до модуля щ, Результат сравнения передаетсяв ЭВМ в качестве сигнала контроля регистрации временных диаграмм. 4 ил,2ние сигнала "Пуск 0" обеспечивает нулевое исходное состояние триггера 8. В режиме регистрации логических состояний (фиг, 4 а) на установочный вход триггера 8 через вход 23 устрой,ства поступает сигнал "Режим", устанавливающий триггер 8 в единичноесостояние, Синхронизация устройстваосуществляется синхроимпульсами ОИ,поступающими через синхровход 22 устройства на вход формирователя 4 идалее с его выхода на синхровходы триггера 8, регистров 7 и счетныевходы счетчиков 6 и 1, синхровходузла 12 запуска и вход элемента И 13,Синхроимпульсами СИ тактируется работа устройства в каждом такте синхронизации регистрируемых логических состояний контролируемого блока, по" ступающее на информационный вход 21 устройства, запоминаетсй в регистре 3, а в следующем такте переписывает ся в регистр 7. С выхода регистра 7 информация поступает на информационный вход узла 19 памяти и вход таймера 12, Таймер 12 хранит код начала регистрации и код С задержки регистрации (задаваемые, например, с помощью тумблерных переключателей), При совпадении входной информации с ко, дом начала регистрации таймер 12 отсчитывает С тактов синхронизации и инвертирует значение сигнала на выхо- фьде. С этого момента времени (момент времени Т ) начинается регистрация логических состояний контролируемого блока. Единичное значение сигнала с выхода триггера 8 поступает на вход элемент а И 13, обе спе чивая прохождение синмросигналов с выхода узла 4 синхронизации через вход элемента И 13 на его выход и далее через информационный вход коммутатора 16 на его выход и синхровход счетчика 20 адреса. Сигнал с выхода таймера 12 поступает на вход 20 разделения счетчика, удерживая его выход в нулевом состоянии до момента времени Т. Начиная с момента времени Т синхросигнапы с выхода коммутатора 16 проходят на выход счетчика 20 в качестве вьг борки, Кроме того, начинает изменять свое состояние счетчик 20, формирукгщий сигналы адреса и "Запись/Чтение", Управляющие сигналы выборки адреса и "Запись/Чтение" (фиг. 3) поступают на выход 29 устройства, а также на управпяницие входы узлов 18 и 19 памяти, обеспечивая запись логическихсостояний контролируемого блока в узел 19 памяти в каждом такте синхронизации, начиная с нулевого адреса.Процесс регистрации продолжается до момента заполнения узла 19 памятипо всем адресам. При этом устанавливается в единичное значение: старший разряд счетчика 20, вырабатывающий сигнал "Запись/Чтение". Этог сигнал поступает на управляющие входы узлов.18 и 19 памяти, переводя их в режим чтения, а также на управляющий вход коммутатора 16, который подключает на выход и далее на первый вход счетчика 20 синхросигнапы от ЭВМ, поступающие через синхровход 25 устройства на второй информационный вход коммутатора 16. Под действием этих синхросигналов счетчик 20 вырабатываетсигналы выборки и адреса, обеспечивающие передачу информации из узла19 памяти в ЭВМ (фиг. 4 в) через информационный вход 28 устройства.Узлы 1, 2, 5, 6, 9, 10, 14, 17 и18 в режиме регистрации логическихсостояний и в передаче этой информации в ЭВМ не участвуют. Информация, принимаемая в ЭВМ из узла 18 через второй информационный вход 27 устройства, не анализируется.В режиме регистрации временных диаграмм (фиг. 4 б)устройство запоми 35 40 Показания счетчика 6 в каждом такте 50 5 10 15 ф 20 25 30 нает логические состояния контролируемого блока в моменты изменениялогических состояний или при переполнении счетчика 6, измеряющего интервалы времени между соседними изменениями состояний. Для этого логические состояния с информационного входа и выхода регистра 7 поступают навход узла 11 сравнения, формирующегоединичный импульс в такте изменениялогического состояния, Этот импульспроходит через второй элемент ИЛИ 15на информационный вход триггера 8,задерживается на нем на такт и с выхода триггера 8 поступает на входэлемента И 13, выделяя на его выходеединичный синхроимпульс. Синхроимпульс транслируется коммутатором 16на первый вход первого узла памяти,а также через первый элемент ИЛИ 2поступает на вход сброса счетчика б,обеспечивая его обнуление в начапеподсчета количества тактов следующего временного интервала д ь, Регистрация временных диаграмм начинается смомента времени То, определяемого таймером 12. До момента времени То сигнал с выхода таймера 12 удерживает внуле выход узла управления, а такжесчетчик по модулю ши счетчик 6,входы сброса которых соединены с выходом узла 12 (непосредственно и через элемент ИЛИ 2 соответственно). Начиная с момента Ть, счетчик 6 начинает отсчитывать такты синхронИзации,измеряя длину временного интервалаМ до ближайшего изменения логического состояния контролируемого блока. переписываются в регистр 10 и с еговыхода поступают на информационныйвход узла 18 памяти, При изменениилогического состояния единичный синхроимпульс поступает на счетный вход счетчика 20, формирующего сигнал вы"борки с последующим обновлением адреса. По сигналу выборки происходитзались в первый 19 и второй 18 узлыпамяти логического состояния и предшествующего ему временного интервала соответственно. Если временнойинтервал М превышает возможностисчета счетчика 6, то на его выходе переполнения вырабатывается единичный импульс, объединяемый на элементе ИЛИ 15 с сигналом, формируемым узлом 11 сравнения. Таким образом, обеспечивается запись в узлы 19 и 18 памяроиства.На фиг, 4 приведены временные диаграммы работы устройства для случая7=4. Счетчик 6 отсчитывает 4 временных интервала ьС, определяя их значения равными О, 1, 2 и 3, Их сумма помодулю ш=З, Б=О а увеличенная насоставляющую 7 р 1 составляет ьТ=1, Это же значение для анализируемого временного отрезка определяетсчетчик по модулю тп 1 и первый конттрольный регистр 5, принимаюг.нй код.1 с выхода счетчика по модулю ш 1 пофронту сигнала.1Узел 17 контроля может быть выполнен в виде сумматора по модулю ш исхемы сравнения, причем первый входсумматора по модулю ш является входомузла контроля, другой вход которогоявляется выходом схемы сравнения,другой вход которой соединен с выходом сумматора по модулю ш, второйвход которого подключен к выходу константы Ч выход схемы сравненияявляется выходом узла7 контроля.Сумматор по модулю ш определяличину (7, 1+Б)о которая сется с кодом а ТА,ет веравниваойство для регистр тей, содержащее дв мер, счетчик адрес ел сравнений, три счетчик, триггер,и неисзла памя Уст правнкоммутагистра,рмировати, та тор, у первый тИ логических состояний и величинв йВ также при переполнении счетчит ка б.мРегистрация временных диаграмм и и их передача н ЭВМ сопровождается 1 контролем работы устройства, Контю роль осуществляется путем проверхи длины анализируемого временного отс езка, разбитого на интервалы дС. четчик 6 начинает отсчет интерват ов дС с нулевого значения, поэтому аписываемые в память значения ь Сн а единицу меньше действительныхв ин временных интервалов, Количес тво интервалов дС анализируемогон ременного отрезка определяется обьеом памяти узлов 18 и 19: 7=2 , гдер- длина адреса узлов памяти, Такимэ бразом, длина анализируемого временн ого отрезка аТ определяется длинойл нтервалов АС, увеличенной на 7Ч д Т=аС+7.=1 ЬУстройство содержит систему кон-. троля, определяющую величину а Т путем непосредственного измерения и путем накопления суммы интервалЬв дС при передачи в ЭВМ. Измерение величи- ЗО ны ьТО осуществляется счетчиком по модулю ш 1, который начинает от счет тактов синхронизации после момента времени То одновременно со счетчиком 6, Признаком завершения анализируемого временного отрезка служит переход в единичное состояние сигнала "Запись/Чтение" на выходе счетчика 20, Этот сигнал поступает на синхровход регистра 5, обеспечивая запоминание в нем величины ьТ поступающей на информационный вход регистра 5 с выходом счетчика по модулю ш 1, Далее следует процесс передачи в ЭВМ, осуществляемый аналогично описанному. При этом величины аС, считываемые в ЭВМ из узла 18 памяти, поступают также на второй вход сумматора по модулю ш 9, образующего вместе с вторым контрольным регистром 14 накапливающий сумматор по модулю ш. Исходное нулевое значение суммы по модулю ш обеспечивается до начала передачи информации в ЭВМ путем подачи на вход сброса контрольного регистра 14 сигнала "Запись/Чтение" с выхода узла 20 управления, Тактируется регистр 14 сигналом выборки, поступающим на его синхровход. Синхроход и вход сброса регистра 14 сосавляют его управляющий вход, К моенту завершения процесса передачи нформации в ЭВМ на выходе регистра 4 формируется сумма Б=; й С;, отличашаяся от ЬТ, на величину Ч,оды ЬТ,и Б поступают с выходов оответственно контрольных регистров и 14 на входы узла 17 контроля, коорый определяет сумму (7 О, +Б)ою сравнивает ее с кодом а Т 1 При есоответствии сравниваемых кодов на ыходе узла 17 контроля формируется игнал контроля К=1, указывающий на еправильное функционирование устойства в процессе регистрации вреенных диаграмм или при передаче той информации в ЭВМ, При правильой работе устройства сигнал контроя К=О, Сигнал контроля передается в ВМ через контрольный выход 26 устормул а из обретения,ЙМ Ырсса 7 1 тель синхроимпульсов, первый элемент ИЛИ и элемент И, причем первый синхровход устройства соединен через формирователь синхроимпульсов со счетным входом первого счетчика, синхровходом первого, второго и третьего регистров, первым входом элемента И, синхровходами триггера и таймера, информационный вход первого регистра соединен с информационным входом устройства, выход первого регистра соединен с информационным входом второ-. го регистра и первым входом узла сравнения, второй вход которого соединен с выходом второго регистра, информационным входом первого узла памяти и информационным входом таймера, , выход "Равно" узла сравнения соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом заема первого счетчика, вью ход первого элемента ИЛИ соединен с В-входом триггера, входы установки и сброса которого является соответственно входамн запуска и установки устройства, выход триггера соединен с вторым входом элемента И, выход которого соединен с первым информационным входом коммутатора, второй информационный вход которого является вторым синхровходом устройства, выход которых соединен со счетным входом счетчика адреса, вход разрешения которого соединен с выходом таймера, разрядные выходы счетчика адреса являются выходами потери байта регистрируемой информации устройства и соединены с управляющими входами коьгмутатора и адресными входами первого и второго узлов памяти, выходы которых соединены с выходами текущей информации устройства соответственно, ;числа тактов работы соответственно, разрядные выходы счетчика соединены с информационнымн входами третьего регистра, выход которого соединен с информационным входом второго узла памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности регистрации, устройство содержит вто" рой счетчик, узел контроля, сумматор и второй элемент ИЛИ, выход второго элемента ИЛИ соединен с входом сброса первого счетчика, первый вход второго элемента ИЛИ соединен с выходом элемента И, а второй вход второго 20 элемента ИЛИ - с выходом таймера ивходом сброса второго счетчика, счетный вход которого соединен с выходом формирователя синхросигнала, выход второго счетчика соединен с информа ционным входом первого регистра, синх.ровход которого соединен с первым разрядным выходом счетчика адреса, а выход первого регистра соединен с первым входом узла контроля, выход Зо которого является контрольным выходомустройства, а второй вход узла контроля соединен с первым входом сумма тора и выходом второго регистра, управляющий вход которого соединен с ЗБ вторым разрядным выходом счетчикаадреса, а информационный; вход второго регистра - с выходом сумматора, второй вход которого соединен с выходом второго узла памяти.1429116 лф Составитель А. Сиротскаяехред Л.Сердюкова ректор В.Романенко Редактор В.Бугренкова Подписное Тираж 704 НИИПИ Государственного комитета ССС по делам изобретений и открытий 35, Москва, Ж, Раушская наб д.аказ 5127/4 13 ектная, 4 роизводственно-полиграфическое предприятие, г, Ужгород,оз ес феа фзфМ О.:31 Ф 3 Я; ффЪ ЮфЪ ф