Запоминающее устройство с контролем информации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 11 С 29/ САНИЕ РЕТЕ ОМУ С ТЕЛЬСТВ К АВТ А.Соко с. 62ССР 1984. ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может бытьиспользовано в устройствах обработкиинформации для изменения последовательности следования сигналов в алгоритмах преобразования Фурье. Цельизобретения - повышение достоверности функционирования устройства, Устройство содержит синхронизатор 1,триггеры 3 и 23, счетчик 5, блоки 6и 7 памяти, регистры 8, 10-12, 15,блок 9 регистров, блоки 13 и 14 инвертирования, блоки 16 и 19 сверткипо модулю три, блок 22 сравнений, накапливающие сумматоры 28 и 37 по модулю три, блок 24 местного управле-.ния, состоящий из триггеров 25-27.Изобретение относится к вычислительной технике в чатности к запоминающим устроиствам, и может быть использовано в устройствах обработки информации цля изменения пос .ледовательности сле. нация сигналовв алгоритмах преобразования сррье,Цель изобоетеии тдо-;рщтениетоверности функциод-;роеаиия уст,ройства:На чертеже изображена структурнаясхема устройства с контролем информации,.Устройство содержит синхронизатор 1 коммутатор 2, первый гоиг -3, элемент И 4, счетчик 5 первый6 и второйблоки памяти первыйрегистр 8, блок 9 ре-.истро, состоя"щий например,. из двух послецова гельно соединенных регистров (не показань 1), второй 10, тр . й 11 и ".егвертый 12 регистры, первый 3 и второй14 блоки инвертирования пятый регистр 15, первый блок 16 свертки,состоящий из регистра 17 и ,зла 1 ьсвертки по модулю три -.в ,торой блок19 свертки, состояпгий из узла 20свертки но модулю три и регистра 21,Аблок 22 сравнения, вгорой триггер 2.3,. 3 Облок 24 местно.о управления состоящий из триггеров 25-2, первый накапливающий сумматор 28,Устройство имеет первый .нформади"онный вход 29, вход 30 запуска, второй информационный вход 31, вхоц 32сброса, информационпыи выход 33, контрольный выход 34,Сумматор 28 состоит из узла 35суммирования по модулю три с накоппением и регистра 36. Устройство также содержит второй накапливающийсумматор 37, состоящий из узла 38суммирования по модулю три с накоплением и регистра ЗоУстройство работает следующимобразом,ПоследоГательностл -исел а, Ь.1га;. Ь., а: ,.-; Ь, - : а, Ь 6 а 9 Ь- р а 8, Ь поступают на вход -"- 29 устройства. На вход 31 устройстваподается код величины задержкиопределяющий глубину перекомноновки эпементов послецовательности, например= 4, На вход 32 поступает сигнал, устанавливающий триггер 3 и уп-.равляемый им ко.ылтатов 2 в исходное состояние. Исходное ос гоян:е коммутатора 2 заключается в подключении первого и второго входов соответственно к его первому и второму выходам. Кроме того, через элемент И 4 сигнал сброса обеспечивает прием в счетчик 5 кода 1 . На вход 30 устройства поступает сигнал типа "1 еендр". 0 инхронизатор 1 вырабатывает сигналы поступающие на управляющий вход регистра 12, на синхровходы блока 9 и регистра 10,. на входы "Запись - чтение" блоков 6 и 7 памяти, на синхровходы регистров 11 и 8, на счетный вход счетчика 5, на синхровходь регистров 17, 2, 36 и 39. Зги сигналы получены из входного сигнала синхронизатора 1 путем задержки на логических элементах,Входная последовательность чисел поступает на информационные входы регистров 9 и 10. При этом на выходах регистров 9 и 10 считываютсясоответственно последовательностичисел а, а , ,а , а, а а , а,6и ь,. Ь, Ь, Ь, Ь, Ь 6, Ь, Ьа. Вторая последовательность чисел запи:;.ваегся в первый блок б памяти. Блок б под,действием приходящих на его адресный вход сигналов с выхоца счетчика 5 и на вход "Запись - чтение" сигнала с выхода синхронизатора 1 реализует функцию задержки, обеспечивая считывание указанной последовательности через четыре такта с момента ее поступления на его вход,Бчитывание последовательности чисел принимается в регистр 11, к моменту Ь появления на выходе регистра 11 числа Ь, счетчик 5 принимает на счетный вход= 4 перепадов "О/1" и вырабатывает сигнал считывания, под действием которого триггер 3, работающий как Т-триггер, изменяет сьое состояние на инверсное, При этом сигнал, поступающий с выхода триггера 3 на управляющий вход коммутатора 3, вызывает его переключение, в результате которого первый и второй входы оказываются подключенными соответственно к второму и первому его выходам. Указанное переключение коммутато:а 2 обеспечивает поступление на информационный вход второго блока 7памя.и последовательности а,а, а гд до момента времени Ь и последовательности Ъ, Ь , Ь., Ь, счи 1437 о 244танной с выхода регистра 11 послеэтого момента. Второй блок 7 памяти,работающий аналогично первому блоку6 памяти, задерживает поступающую5на его информационный вход последовательность на= 4 такта, котораядалее принимается в регистр 8 к сего выхода поступает на вход регистра 12. Через второй выход коммутатора 2 на вход регистра 12 поступаютпоследовательности чисел а , аб, а 7,ао (до момента времени Ь) к Ь, Ь,Ь , Ь (после момента Ь).,Регистр 12 является сдвиговь 1 м. В 15него записывается информация в нечетные разряды через первык входи в четные разряды через второйвход, выходная информация снимаетсяс нечетных выходов регистра 12. 20На выходе 31 устройства считываются элементы последовательностиа, а а, а, Ъ, Ь, Ь, Ъ, осуществляется сдвиг содержимого регистра 12 на один разряд и на выходе 25считываются элементы последовательности а а , а , а , Ъ Ь , Ь , Ь, .Таким образом, на выходе 31 устройства считывается госледовательность,а, а, а, а,а, а ав, а, Ь., 30Ь, ЬЬ,Ь ЬЬЬ,Счетчик 5 изменяет свое состояние с приходом на его счетный входсигнала (перепада "О/1"). Сигналсчитывания вырабатывается при нулевом состоянии счетчика 5 и перепадасигнала " 1/О", Сигнал считываниячерез элемент И 4 обеспечивает приемв счетчик 5 кода у . Выход счетчика 5принимает значение состояния счетчика по перепаду "О/1".Входная последовательность чиселпоступает через вход 29 устрокстватакже на вход узла 18, которь 1 й оп.Ределяет для чисел последовательности их контрольные коды са, и сЬ;( = 1,о) по модулю три (остатки отделения чисел на три). По скнхросигналам, поступающим с восьмого выхода синхронизатора 1, полученные 50контрольные коды принимаются регистром 17, а с его выхода подаются наинформационный вход блока 13. На управляющий вход блока 13 поступаетсигнал с седьмого выхода синхронизатора 1, Под действием этого сигналаинвертируется каждый второй контрольный код последовательности, поступающей на вход блока 13. С вьхода блока 13 полученная контрольная последовательность контрольньх кодорся сЬ са , сЬ , са , сЬ , саса, сЬ поступает на вход узла 35,который вместе с регистром 36 образует накапливаюшик сумматор 28,обеспечивающий вычисление суммь 1 помодулю три Е 16 кодов контрольной последовательности.Полученная сумма Н, по сигналу,поступающему с выхода триггера 3,принимается в регистр 15,Выходная последовательность чиселс выхода регистра 12 поступает такжена вход блока 20 свертки, которык определяет для чисел этой последовательности контрольные коды по модулю три:са и сЪ;. Полученные контрольные коды принимаются в регистр 21, а с еговыхода поступают на информационныйвход блока 14. На управляющий входблока 14 поступает сигнал с инверсного выхода триггера 25, под действием которого контрольные коды сЪ,1,8) инвертируют свои значения.Полученная контрольная последовательность са , са са , са , са саса, са, сЬ, с 1 сЬ, сЬ сЬ,фсЬ , сЬВ, сЬ .поступает на вход сумматора 37, обеспечивающего вычисление суммы по модулю три К, кодовуказанной контрольной последовательностиКод Н, с выхода регистра 15 икод К, с выхода регистра 39 поступают на входы блока 22 сравнения.Результат сравнения кодов запоминается триггером 23 по заднему Фронтусигнала, поступающего с выхода триггера 27,Результат сравнения кодов с выходатриггера 23 поступает в качестве сигнала контроля на контрольный выход34 устройства,Поскольку коды Н и К, являютсясуммами по модулю три одних и тех жеконтрольных кодов, характеризующихсоответственно входную и выходную последовательность чисел, то прк правильной работе устройства коды Б и К,равны друг другу, а сигнал контроля указывает на отсутствие ошибокна выходе 33 устройства,Несовпадение кодов Н, и К,д,вызванное искажением отдельнь.хчисел в выходной последовательностиили нарушением порядка следования5 143чисел (когда инвертированию подвергаются контрольные коды для иныхчисел, нежели на входе устройства),приводит к установлению факта неисправности устройства,Формула изобретенияЗапаминающее устройство с контролем информации, содержащее счетчик, первый и второй блоки памяти, элемент И, коммутатор, первый триггер, с первого по четвертый регистры, блок регистров и синхронизатор, причем выходй разрядов счетчика соединены с адресными входами первого и второго блоков памяти, входы запись/ чтение которых объединены и подключены к первому выходу синхронизатора, вход которого является входом запуска устройства, второй и третий выходы синхронизатора соединены соответственно с первым и вторым синхровходами блока регистров, информационный вход которого является первым информационным входом устройства и соединен с информационным входомтретьего регистра, синхровход которого соединен с третьим выходом синхронизатора, выход второго регистра соединен с информационным входом первого блока памяти, выход которого соединен с информационным входом третьего регистра, синхровход которого соединен с четвертым выходом Синхронизатора, выход третьего регистра соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом блока регистров, управляющийвход коммутатора соединен с прямьмвыходом первого триггера инверсныйвыход которого соединен с его информационным входом, синхровход первого триггера соединен с выходом заема счетчика и первым входом элемента И, второй вход которого являетсявходом сброса устройства и соединенс входом сброса первого триггера,выход элемента И соединен с входомприема информации счетчика, информационный вход которого является вторым информационным входом устройства,первый выход коммутатора соединен синформационным входом второго блокапамяти, выход которого соединен с информационным входом первого регистра, синхровход которого соединен спятым выходом синхронизатора, выход7924 6 35 40 45 50 5 10 15 20 25 30 первого регистра соединен с первыминформационным входом четвертого регистра, второй информационный входкоторого соединен с вторым выходомкоммутатора, синхровход четвертогорегистра соединен с шестым выходомсинхронизатора, седьмой выход которого соединен с счетным входом счетчика, выход четвертого регистра является информационным выходом устройства, о т л и ч а ю щ е е с ятем, что, с целью повышения достоверности функционирования устройства, в него введены первый и второйблоки свертки, первый и второй накапливающие сумматоры, блок сравнения, второй триггер, пятый регистр,блок местного управления, первый ивторой блоки инвертирования, причеминформационные входы первого и второго блоков свертки подключены соответственно к первому информационному входу и информационному выходуустройства, управляющие входы блоковсвертки и накапливающих сумматоровобъединены и подключены к восьмомувыходу синхронизатора, информационные входы блоков инвертированияподключены соответственно к выходампервого и второго блоков свертки, управляющие входы первого и второгоблоков инвертирования соединены соответственно с седьмым выходом синхронизатора и первым выходом блока местного управления, входы первого и второго накапливающих сумматоров подключены соответственяо к выходам первого и второго блоков инвертирования, выходы первого и второго накапливающих сумматоров соединены соответственно с информационным входом пятого регистра и первым входом блока сравнения, второй вход и вьход которого соединены соответственно с выходом пятого регистра и информационным входом второго триггера, выход которого является контрольным выходом устройства, синхровход пятого регистра подключен к прямому выходу первого триггера, синхровход и установочный вход второго триггера подключены соответственно к второму и третьему выходам блока местного управления,первый и второй установочные входы которого объединены и подключены к прямому выходу первого триггера, вход сброса блока местного управления соединен с входом сброса устройства,1437924 первый и второй синхровходы блокаместного управления подключены соответственно к четвертому и шестомувыходам синхронизатора,Составитель В.РудаковТехред М.Ходанич Редактор М;Келемеш Корректор О.Кравцова Заказ 5900/52 Тираж 590 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5