Устройство для задержки цифровой информации с самоконтролем

) 4 С 11 С 29/00 И РЕТ ИЯ 1С ЕЛЬСТВ СВ АВТОРСНО37Полинаши В.А коло СССР 985. СР 1986. ЦИФРО облас т быть ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(57) Изобретение отвычислительной техн тельство Р 1/04, льство С С 29/00, ЗАДЕРЖКИ ТРОЛЕМ осится кики и мож, БОд 29174 использовано в линиях задержки цифровой информации. Цель изобретения -повышение надежности устройства путем исправления многократных ошибокзадерживаемых информационных слов,отстоящих друг от друга не менее чемна ш тактов задержки (ш - разрядностьинформационного слова) . Устройствосодержит регистры 1-3 и 7-10 сдвига,блоки 4,5, 11, 13 свертки по модулю,блок 6 памяти, блоки 12 и 14 сравнения, регистр 15 сдвига, элементы И16-19 и элементы НЕРАВНОЗНАЧНОСТЬ20-23. 1 ил., 1 табл.Изобретение относится к запомина,ющим устройствам и может быть использовано в линиях задержки цифровойинформации.5Цель изобретения - повышение надежности устройства.На чертеже изображена структурнаясхема устройства для задержки цифровой информации (для ш=4, где ш - число информационных входов устройства).Устройство содержит первую группу,регистров 1-3 сдвига (соответственнотрех-, двух- и одноразрядного), первый .4 и третий 5 блоки свертки по мо дулю, блок 6 памяти, вторую группурегистров 7-10 сдвига (соответственноодно-, двух- и трехразрядного), вто, рой блок 11 свертки по модулю, первый блок 12 сравнения, четвертый блок 2013 свертки по модулю, второй блок 14сравнения, трехразрядный регистр 15сдвига, элементы И 16-19 и элементыНЕРАВНОЗНАЧНОСТЬ 20-23. Устройствоимеет управляющий вход 24, вход 25 25синхронизации, информационные входы26, вход 27 "Блокировка коррекции",информационные выходы 28, вход 29"Наличие ошибки" и вход 30 "Местоположение ошибки",30Устройство работает следующим образом.В начальный момент происходятобнуление всех регистров устройстваи прием кода задержки, поступающегос входа 24 устройства (цепи обнуления не показаны). Тем самым устанавливается коэффициент перерасчета адресных цепей блока 6, т.е. величиназадержки К, Далее с входов 26 устройства начинают поступать ш-разрядныеинформационные слова, сопровождаемыесинхроимпульсами типа "меандр" навходе 25. По каждому переднему фронту синхроимпульса происходит увели 45чение адреса в блоке 6 на единицу,причем во время первой половины периода происходит чтение информациииз ячейки памяти, записанной К тактов назад, а во время второй полови 50ны периода синхроимпульсов происходит,запись в эту же ячейку информации,которая будет считана через К тактов.Прежде, чем попасть на входы блока 6, информационные слова входнойпоследовательности поразрядно задер 55живаются таким образом, что в каждомцикле синхроимпульса записываетсятолько один разряд данного слова,Для этого первые разряды входной последдвательности задерживаются на регистре 1 на три такта, вторые разряды задерживаются на регистре 2 надва такта и так далее, четвертый -последний разряд подается на входблока 6 без задержки, Первые кон"трольные разряды вычисляются как сумма по модулю блоком 4 свертки, Вторыеконтрольные разряды также вычисляютсякак сумма по модулю блоком 5, толькодля поразрядно сдвинутой на один тактвходной последовательности, Контрольные разряды записываются в блок 6вместе с соответствующими информационными разрядами, откуда они будутсчитаны через К тактов,Расположение информации в памятиблока 6 управляемой задержки поясняется таблицей для четырех входныхслов: а,Ъ,с и с 1.Из таблицы видно, что в первомтакте в блок 6 записывается четвертый разряд слова а(а 4) и соответствующие контрольные разряды Ка и К 1, вовтором такте - четвертый разряд слова Ь(Ь 4) и третий разряд слова а(а 3)с соответствующими контрольными разрядами КЬ и К 2. Причем разряды Ка,КЪ, Кс и КЙ представляют собой свертку по модулю выходных слов а,Ь,с и йсоответственно, а разряды К 1, К 2 ит.д, - свертку по тому же модулю информации, поступающей непосредственнона информационные входы блока 6 впервом, втором и т.д, тактах.При считывании происходит аналогичное вычисление первых и вторыхконтрольных разрядов после выравнивания введенной при записи сдвижки иперед ней соответственно. Несовпадение контрольных разрядов, считанныхс блока 6 и вычисленных на основесчитанных информационных разрядов,свидетельствует об искажении информации в процессе задержки.Доцустим, в процессе задержки произошло искажение информации в разряде Ь 2. Тогда при чтении происходитнесовпадение контрольных разрядов КЪи К 4, что свидетельствует о том, чтоискажение произошло в слове Ь на четвертом такте, поскольку в этом такте:считывался только один разряд словаЬ(Ь 2), то его легко можно исправить,проинвертировав.Регистры 7-9 осуществляют выравнивание введенной при записи сдвижки,формационного разряда, и выход первого контрольного разряда блока памятиподключены к информационным входамрегистров сдвига группы, выход первого информационного разряда блока па"мяти и выходы регистров сдвига второйгруппы, кроме последнего регистрасдвига, соединены с первыми входамиэлементов НЕРАВНОЗНАЧНОСТЬ, вторые 40 входы которых подключены к выходамэлементов И, выходы элементов НЕРАВНОЗНАЧНОСТЬ являются информационнымивыходами устройства, первый и второйвходы второго блока сравнения подклю чены соответственнок выходампоследне, го регистра сдвига второй группы и четвертого блока свертки по модулю, выходвторого блока сравнения соединен с первыми входами элементов И, второй вход одного из элементов Ии информационныйвход регистра сдвига подключенык выходу Фпервого блока сравнения, вторые входы других элементов И соединены с выходами разрядов регистра сдвига, вхо ды синхронизации регистров сдвига,подключены к входу синхронизации устройства, выходы второго и первогоблоков сравнения являются соответственно выходом "Наличие ошибки" и вырегистр 10 выравнивает считанные первые контрольные разряды с соответствующими им информационными словами.Блоки 11 и 13 вычисляют свертку помодулю считанной с блока 6 и выравненной информации, определяя вторыеи первые контрольные разряды соответственно. Факты несовпадения первых ивторых контрольных разрядов проявляются на выходах блоков 14 и 12 сравнения в виде сигналов логической единицы. Сигналы о совпадении вторыхконтрольных разрядов с выхода блока12 поступают на вход ретистра 15, гдеосуществляется их задержка на тритакта. При этом, как только на выходеблока 14 появляется сигнал о несовпадении первых контрольных разрядов(логическая единица на выходе блока14), соответствующий элемент И 16-19переводит свой выход в состояние логической единицы переводя подключенный к его выходу элемент НЕРАВНОЗНАЧНОСТЬ в режим инвертирования, Сбойныйразряд, поступающий с регистров 7-9или первого информационного выходаблока 6, будет проинвертирован, Подавая на вход 27 устройства сигнал блокировки, можно запретить коррекцию,принудительно устанавливая на выходеблока 12 сигнал логического нуляПосле того, как этот логический нульзаполнит все разряды регистра 15, выходы элементов И 16-19 удерживаютсяв состоянии логического нуля, запрещая инвертирование информации. Приэтом на информационный вход устройства поступает нескорректированная информация, сопровождаемая сигналамиоб ошибке на входе 29 устройства. Формула изобретения устройство для задержки цифровой информации с самоконтролем, содержащее блок памяти, первый и второй блок свертки по модулю, первый и второй блоки сравнения, причем входы первого блока свертки по модулю являются информационными входами устройства, выход первого блока свертки по модулю подключен к входу первого контрольного разряда блока памяти, вход синхронизации и управляющий вход блока памяти являются соответственно входом синхронизации и управляющим входом устройства, первый информационный вход первого блока сравнения подключен к выходу второго контрольного 5 10 15 20 25 30 разряда блока памяти, второй информа-.ционный вход блока сравнения соединенс выходом второго блока свертки помодулю, входы которого подключены квыходам информационных разрядов блокапамяти, вход последнего информационного разряда блока памяти подключенк соответствующему информационномувходу устройства, о т л и ч а ю щ ее с я тем, что, с целью повышениянадежности устройства, в него введеныпервая и вторая группы регистров сдвига, третий и четвертый блоки сверткипо модулю, регистр сдвига, элементыИ и элементы неравнозначности, причеминформационные входы регистров сдвига первой группы подключены к информационным входам устройства, кромепоследнего, выходы регистров сдвигапервой группы соединены с входами информационных разрядов блока памяти,кроме последнего, один из входов третьего блока свертки по модулю соединен с последним информационным входомустройства, другие входы третьегоблока свертки по модулю подключенык выходам регистров сдвига первойгруппы, выходы информационных разрядов блока памяти, кроме первого ин1429 174 ходом "Местоположение ошибки" устройства, управляющий вход первого блока равнения является входом "Блокирова коррекции устройства" . Номер такта Разряд 7 6 5 4 3 2 1 с 1 Ь 1 а 1 О О О О с 2 Ь 2 а 2 0 О сЗ ЬЗ аЗ О О О с 4 Ъ 4 а 4 О О О Первый контрольный О О О Кй Кс КЬ Ка Второй контрольный Редактор О.Юрковецкая Заказ 5133/49 Тираж 590 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5