Устройство для формирования кодовых последовательностей

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ д ВТОРСМОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР В 369705, кл. Н 03 М 7/00, 971,Авторское свидетельство СССР У 1231584, кл. Н 03 М 7/00, 1986. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ КОДОВЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ (57) Изобретение относится к вычислительной технике и может быть испольано в системах автоматической об работки данных. Изобретение позволяет устранить влияние ограниченной продолжительности такта работы устройства;на частоту Аормирования элементов кодовых последовательностей, что повышает общее быстродействие устройства.Устройство для формирования кодовыхпоследовательностей содержит генератор 1 импульсов, элемент 2 И,делитель3 частоты, элемент 4 задержки, трисчетчика 5,10 и 3 импульсов, элемент 6 сравнения, два триггера 7 и 9,два формирователя 8 и 15 короткихимпульсов, три элемента памяти 11,14 и 21, демультиплексор 12 элемент16 ИЛИ, регистр 17, два бло 18 и 19триггеров (18.18.п и 19.119.п), блок 20 регистров (20,120 п) 1 илИзобретение относится к вычислительной технике и может быть использовано в системах автоматической обработки данных.5Цель изобретения - повышение быстродействия устройства.На чертеже приведена Функциональная схема устройства.Устройство содержит генератор 1импульсов, элемент И 2, делитель 3частоты, элемент 4 задержки, первыйсчетчик 5 импульсов, элемент 6 сравнения, первый триггер 7, первый формирователь 8 коротких импульсов, 15второй триггер 9, второй счетчик 10импульсов, первый элемент 11 памяти,демультиплексор 12, третий счетчик 13импульсов, второй элемент 14 памяти,второй Формирователь 15 коротких 20импульсов, элемент ИЛИ 1 б, регистр17, первый 18 и второй 19 блоки триг.геров (18-118-п) и (19-119-п), блок 20 регистров (20-120-и) и третий элемент 21 памяти. 25Кроме того, обозначены входы запуска22 и начальной установки 23 устройства и выходы 24 устройства,Устройство работает следующим образом. ЗОПеред пуском устройства сигналом"Начальная установка", поступающимна вход 23 начальной установки устройства, сбрасывается в ноль счетчик10 адреса,ТЧ-триггеры 18-118-ппервого 18 и 19 119-п второго 19блоков триггеров, регистры 20-1,20-пблока 20 регистров, устанавливаетсяв единичное состояние делитель 3 частоты, счетчик 5 и счетчик 13 адреса,а через элемент ИЛИ 1 б сбрасываютсяв ноль также регистр 17 и КБ-триггер 9.Импульс запуска, поступающий навход установки Р-триггера 7, устанавливает его в единичное состояние, раз 45решая прохождение импульсов с выходагенератора 1 через элемент И 2 насчетный вход счетчика 13 адреса ивход делителя 3 частоты. С первогои второго выходов делителя 3 частотыснимаются синхросигналы типа меандр,отмеряющие собственно такты и полутакты работы устройства. Синхросигналы с первого выхода делителя 3 час-тоты поступают на вход элемента 4 за 55держки, с выхода которого подаются насчетный Иход счетчика 5. Первый импульс с выхода элемента 4 задержкипереводит счетчик 5 в следующее, нулевое состояние. Код с выходов счетчика 5 поступает на первый вход элемента б сравчения.Нулевой код выхода счетчика 1 О адреса поступает ня адресный вход первого элемента 11 памяти, хранящего номера тактов, в которых происходит изменение хотя бы одного из выхо-, дов 24 устройства.По нулевому адресу элемент 11 памяти считывает первый код номера такта, Этот код поступает на второй вход элемента б сравнения, который уменьшает значение кода на единицу младшего разряда и сравнивает полученный результат с кодом счетчика 5. При совпадении сравниваемых кодов потенциал логического ЯО" с инверсного выхода элемента б сравнения поступает на вход управления демультиплексора 12, а единичный сигнал с прямого выхода элемента б сравнения поступает на первый Формирователь 8 коротких импульсов. При этом формируется короткий единичный импульс, устанавливаюший по Б-входу КБ-триггер 9 в единичное состояние. Единичный сигнал с прямого выхода КВ-триггера 9 пода ется на входы выборки второго 14 и третьего 21 элементов памяти, а также на вход разрешения счета счетчика 13 адреса, который под действием синхросигнялов, поступаюших на его счетный вход, начинает изменять свое состояние, формируя на адресных вхо дах второго 14 и третьего 21 элементов памяти последовательность значений адреса.Во втором элементе 14 памяти хранится последовательность групп кодов, Каждая группа кодов взаимооднозначно соответствует одному коду (номеру такта) из элемента 11 памяти и содержит коды номеров каналов(номеров выходов 24 устройства), которые изменяют свое состояние в соответствующем так те работы устройства. В группе коды перечисляются в произвольном порядке, Код номера канала содержит дополни тельный разряд, принимающий в последнем коде каждой группы единичное зна чение и нулевое значение в других кодах. Этот признак окончания группы кодов считывается с управляющего выхода второго элемента 14 памяти.В третьем элементе 21 памяти хранятся двухразрядные коды переключений, взаимооднозначно соответствующиез 14397 кодам групп второго элемента 14 памяти. Первые (вторые) разряды кодов переключений указывают единичным значением на изменение выхода устрой 5 ства на первом (втором) полутакте так. та по отношению к соответствующему полутакту предшествующего такта,Считываемые с второго элемента 4 памяти коды номеров каналов группы поступают на информационные входы регистра 17, а с его выходов на адресные входы демультиплексора 12, обеспечивая последовательное формирование единичных импульсов на его 15 выходах, соответствующих номерам каналов группы.С первого и второго вь 1 ходов третьего элемента 21 памяти снимаются соответственно первый и второй раз ряды кода переключений, поступающие на Ч-входы ТЧ-триггеров 18-1 18-и первого блока 18 и ТЧ-триггеров 19-119-п второго блока 19 соответственно (единичное значение на 25 Ч-входе ТЧ-триггера разрешает изменять его состояние на инверсное с приходом единичного импульса (фронта) на Т-вход ТЧ-триггера), На Т-входы х-х ТЧ-триггеров 18-1, 19-1 первого 30 18 и второго 19 блоков ( = 1, п) поступают единичные импульсы либо ну левой уровень с 1-х выходов демультиплексора 12. Единичные импульсы ин вертируют ТЧ-триггеры, выбранные по Ч-входу. Сигналы с выходов ТЧ-триг геров первого 18 и второго 19 блоков поступают на первый и второй входы соответствующих регистров 20-1 20-и блока 20. На синхровходы регист ров 20-120-п поступает синхросигнал с второго выхода делителя 3 частоты, а на управляющие входы поступает сигнал с вьиода элемента 4 задержки, обеспечивая при нулевом значении прием информации, а при единичном значении ее сдвиг на один разряд. В результате приема информации на выходе регистра 20-1 блока 20 появляется значение сигнала, принятого с вы-ВО хода ТЧ-,триггера 19-1 первого блока 1 19, а в результате сдвига - значение сигнала, записанного в регистр 20-х с выхода ТЧ-триггера 19-д второго блока 19.55Одновременно со считыванием последнего кода группы на управляющем выходе второго элемента 14 памяти считывается единичный сигнал признака44 Формула изобретения Устройство для формирования кодовых последовательностей, содержащее генератор импульсов, выход которого соединен с первым входом элемента И, выход которого соединен с информационным входом делителя частоты, пер вый выход которого через элемент задержки соединен со счетным входом первого счетчика импульсов, первый и второй выходы первого счетчика импульсов соединены соответственно с первым входом элемента сравнения и входом установки первого триггера, выход которого соединен с вторым входом элемента И, первый формирователь коротких импульсов, выход которого соединен с Б-входом второго триггера, инверсный вьиод которого соединен со счетным входом второго счетчика импульсов, выход которого соединен с адресным входом первого элемента памяти, выход которого соединен с вторым входом элемента сравнения, вьиод которого соединен с входом управления демультиплексора, третий счетчик импульсов, выход кото. рого соединен с адресным входом второго элемента памяти, первый выход которого соединен с входом второго окончания группы. Этот сигнал поступает на вход второго. формирователя 15 коротких импульсов, с выхода которого сформированный короткий импульс с задержкой на величинупоступает через элемент ИЛИ 16 на вход сброса регистра 17 и на К-вход КБ-триггера 9. При этом происходит обнуление регистра 17 и КЯ-триггера 9. Сигнал с прямого выхода КЯ-триггера 9 останавливает изменение состояний счетчика 13 адреса и переводит по входам выборки второй 14 и третий 21 элементы памяти в нулевое состояние. Сигнал с инверсного выхода КЯ-триггера 9 переводит в следующее состояние счетчик 10 адреса. При этом из первого элемента 11 памяти считывается следующий код номера такта.Импульсы с выхода элемента 4 задержки обеспечивают отсчет счетчиком 5 тактов реального времени и при установке старшего разряда счетчика 5 в единичное значение 0-триггер 7 переходит в исходное нулевое состояние, завершая работу устройства.143974 Составитель Б,Ходов Техред М,Моргентал Редактор М.Бланар Заказ 6089/56 Корректор Э.ЛончаковаПодписное Тираж 929 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г, Укгород, ул, Проектная, 4 5формирователя коротких импульсов, выход которого соединен с первым входом элемента ИЛИ, второй выход второго элемента памяти и выход элемента ИЛИ соединены соответственно5 с информационным входом и входом сброса регистра, выход которого соединен с адресным входом демультиплексора, выходы которого соединены с 1 ОТ-входом одноименных триггеров первого блока триггеров, и второй блок триггеров, вход синхронизации первого триггера является входом запуска устройства, входы установки триггеров 1 б :первого и второго блоков триггеров объединены с вторым входом элемента ИЛИ, с входами установки первого, второго и третьего счетчиков импульсов и делителя частоты и являются входом начальной установки устройства о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены блок регистров и третий элемент памяти, первый 26 и второй выходы которого соединены с Ч-входами триггеров соответственно первого и второго блоков триггеров, 1 4 6прямой выход второго триггера соединен с входами выборки второго итретьего элементов памяти и входомразрешения счета третьего счетчикаимпульсов, счетный вход которогоподключен к выходу элемента И, Квход второго триггера подключен квыходу элемента ИЛИ, прямой выходэлемента сравнения соединен с входомпервого формирователя коротких импульсов, адресный вход третьего элементапамяти подключен к выходу третьегосчетчика импульсов, выходы триггеровпервого и второго блоков триггеровсоединены соответственно с первымии вторыми информационными входамиодноименных регистров блока регистров, второй выход делителя частотысоединен с входами синхронизациирегистров блока регистров, управляющие входы которых подключены к выходу элемента задержки, входы установки регистров блока регистров подключены к входу начальной установкиустройства, выходы блока регистровявляются выходами устройства.