Устройство для задержки информации с контролем

сОюз сОВетскиСОЦИАЛИСТИЧЕСНРЕСПУБЛИК А 1 И 9) 6 Р 1/О 14 Н 03 К 5/15 САНИЕ ИЗОБРЕТЕНИЯ ВТОРСКОМУ СВИ ин,зд,СССР984.СР985.ИНФОРМА носится к сожет быт ь испол орГОСУДАРСТВЕННЫЙ КОМИТЕТПО изОБРетениям и ОтнРытияпеи гкнт сссе(54) УСТРОЙСТВО ДЛЯ ЗАДЦИИ С КОНТРОЛЕМ(57) Изобретение отлительной технике и мэовано для задержки цнфрово мации. Отличительной особенностьюустройства является то, что оно поз"воляет распознавать сбои и отказыячеек накопителя и заменять отказавшую ячейку на резервную, что повышает надежность функционирования цифровой задержки информации. Цельюизобретения является повышение достоверности контроля . Поставленнаяцель достигается за счет введениярегистров 8 и 16, элементов И 9, 15и 19, элемента ИЛИ 13, с;.чика 10ошибок, одновибратора 11, блока 12переключателей, блока 17 сравнения,триггеров 14 и 18. 2 ил., 1 табл.Изобретение относится к вычислительной технике и может быть использовано для задержки цифровой информации.Цель изобретения - повышение достоверности контроля.На фиг. 1 представлена схема устройства; на фиг. 2 - временная диаграмма. 1 ОУстройство содержит блок 1 свертки по модулю ш, накопитель 2, регистр3, блок 4 свертки по модулю ш, блок5 сравнения, счетчик 6 адреса, сумматор 7, регистр 8, элемент И 9, 15. В начальный момент времени происходит сброс в "0" всех регистров устройства. Цепи сброса не показаны.Величина задержки К определяется коэффициентом пересчета счетчика 6 ад- ЗОреса (К = 2 -1, где п - разрядностьсчетчика адреса). Таким образом,под воздействием синхроимпульсовпо синхровходу 20 устройства счетчик б адреса постоянно перебираетадреса, начиная с 1-го и кончая2 -м. Нулевой адрес соответствуетрезервной ячейке и счетчиком 6 адреса не Формируется. Входная инФормация, поступающая ло группе 21 входов 4 Оустройства, сопровождается сиихроимпульсами типа меандра на синхровходе20 устройства (фиг.2). Причем во время первой половины периода происходит чтение информации, записанной Ктактов назад, а во время второй половины периода - запись информациив эту ячейку, которая, в свою очередь, считывается через К тактов.Фиксация считанной информации осуществляется в регистре 3 по заднемуФронту синхроимпульсов на входе 20.Таким образом, осуществляется задерзка поступающей входной информации (вместе с соответствующими контрольными разрядами) на К тактов, Полезная информация считывается из накопителя 2, только начиная с второгоцикла. Контрольные разряды вычисляются первым 1 и вторым 4 блоками свертки по модулю ш. Если при считывании очередного слова из накопителя 2 контрольные разряды, вычисленные до записи и после считывания из накопителя, не совпадают, то на выходе блока 5 сравнения появляется сигнал логической "1", что свидетельствует о сбое ячейки, адрес которой установлен на адресных входах накопителя. При нормальной работе устройства (все рабочие ячейки накопителя 2 исправны) адрес, вырабатываемый счетчиком 6 адреса, поступает на адресные входы накопителя без изменения (сумматор 7 осуществляет сложение этого адреса с нулем, установленным в начале работы в регистре 8). При появлении первого сбоя - логическая "1" на выходе блока 5 сравнения триггер 14 устанавливается в "1", в регистр 16 записывается адрес сбойной ячейки, При этом в счетчик 10 ошибок устанавливается количество циклов Р, (в течение которых происходит проверка на повторение сбоев в ячейке с данным адресом), а триггер 18 устанавливается в "1", блокируя выдачу сигнала об отказе до окончания данного цикла задержки, т.е. до появления на выходах счетчика 6 адреса адреса 2 , что сопровождается сигналом логической "1" на выходе переполнения.Код количества циклов Р подается с выходов блока 12 переключателей. После того как на инверсном выходе триггера 14 установится логический "0", происходит блокировка записи других сбойных адресов в регистр 16. В следукщем цикле задержки триггер 18 сбрасывается в "О" и не препятствует выдаче сигналов об отказе ячейки в этом и всех последующих циклах. Сигнал об отказе ячейки вырабатывается в том случае, если происходит повторный сбой по адресу, зафиксированному в регистре 16. При этом на 1 выходе элемента И 19 появляется сигнал логической "1", который записывает в регистр 8 адрес отказавшей ячейки, одновременно сбрасывая триггер 14 в "0", тем самым разрешая фиксапию и анализ следующих сигналов сбоя. В дальнейшем адреса, вырабатываемые счетчиком 6 адреса, преобра зовываются сумматором 7 так, что нулевому адресу счетчика б соответству 1474833ет адрес отказавшей ячейки накопителя 2, т.е. в следующих циклах этаячейка исключается иэ работы.В таблице приведен пример, поясняющий преобразования адресов насумматоре 7 для случая накопителя,состоящего из восьми ячеек памятипри отказе пятой ячейки,Иэ таблицы следует, что происходит смещение всех адре он на величину, равную расстоянию между резервной и отказавшей ячейками (н данномпримере расстояние равно пяти). Еслиже за Р циклон повторного сбоя по зафиксированному н регистре 16 адресу .не происходит, то счетчик 1 О, досчитав до нуля, вырабатывает сигналзаема и блокирует поступление насвой вычитающий вход сигналов переполнения (конца цикла) нэ счетчика 6адреса. Одновременно с этим однонибратор 11 вырабатывает короткий импульс и сбрасывает триггер 14 н "0",тем самым разрешая фиксацию и анализ 25следукзцих сбойных адресов. Таким образом, устройство позволяет распознавать сбои и отказы ячеек накопителя изаменять отказавшую ячейку на резервную, что повышает надежность Функционирования цифровой задержки информации .Счетчик 6 адреса представляет собой суммирующий счетчик по модулюК = 2"-1, где п - разрядность счетчикаВыход переполнения его является выходом конца цикла задержки и устанавливает счетчик 6 в состояние0001, что соответствует адресупервой рабочей ячейки накопителя 2.Установка счетчика осуществляется по 40входам параллельного занесения, накоторые подан код 0001.Сумматор 7 представляет собойстандартный двоичный и-разрядный сумматор (например, 15 ЯИЗ), выход пе,реноса которого в старший (и+1 )-йразряд не используется,Таким образом, при сложении двухкодов, например "7" и "5", на выходетрехразрядного сумматора 7 на Зыхо" 0де сумматора (без учета переноса)появляется код "4"111Ю5 100 Код 4 Перенос(не используется) Счетчик 10 ошибок представляет собой нычитающий счетчик, н который по первому сигналу ошибок эаносится код количества циклов Р (с выходов блока 12 переключателей), в течение которых проверяется работоспособность конкретной ячейки. Изменение состояния счетчика осуществляется по сиг налам переполнения с выхода счетчика 6 адреса,Формула из обретенияУстройство для задержки информации с контролем, содержащее первый блок свертки по модулю ш, накопитель, первый регистр, второй блок свертки по модулю ш, .первый блок сравнения и счетчик адреса, причем группа выходов информационных разрядов накопителя соединена с первой группой информагнонных входов первого регистра, вторая группа информационных входов которого соединена с группой выходов контрольных разрядов накопителя, первая группа выходов первого регистра соединена с группой входов второго блока свертки по модулю ш и является группой информационных входов устройства, группа выходов второ.: блока свертки по модулю ш соединена с первой группой входов первого блока сравнения, вторая группа выходов первого регистра соединена с группой входон первого блока сравнения, выход переполнения счетчика адреса соединен с его нходом разрешения записи, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, н устройство введен второй регистр, сумматор, первый элемент И, счетчик ошибок, однонибратор, блок переключателей, элемент ИЛИ, первый триггер, второй триггер, второй элемент И, третий регистр, второй блок сравнения и третий элемент И, причем счетный вход счетчика адреса соединен с входом разрешения записи накопителя, с входом разрешения записи первого регистра и являетея синхровходом устройства, группа информационных вхб-ь дов накопителя соединена с группой входов первого блока свертки по модулю ш и является группой информационных входов устройства, группа выходов первого блока свертки соединена с группой входов контрольных разрядов накопителя, группа адресных вхоТип ячейки Адрес Рабочие ячейки Резерв Адрес, вырабатываемый счетчиком 6Адрес в накопителе 2 О 1 2 3 4 5 б 7 5 б 7 О 1 2 3 4 Составитель Н. ТороповРедактор А. Коз ориз Техред Л. Сердвкова орректорМЛежик О 56 ираж 880 ЗаказВНИИПИ одписное и открытиям при ГКНТ ССС аб., д. 4/5 осударственного комитета по изобретения 113035, Москва, Ж, Раушская издательский комбинат "Патент", г.ужгород, ул. Гагарина, 10 роизводствен 5 14 дов которого соединена с группой инФормационных входов второго регистра, с группой информационных входов третьего регистра, с первой группой входов второго блока сравнения, с группой выходов сумматора, первая группа входов которого соединена с группой разрядных выходов счетчика адреса, группа выходов второго регистра соединена с второй группой входов сумматора, выход равенства первого блока сравнения соединен с входом установки в "1" первого триггера, с первым входом второго элемента И, с первым входом третьего эле" мента И и является первым выходом сбоя устройства, выход второго элемента И соединен с входом разрешения записи счетчика ошибок, с входом разрешения записи третьего регистра и с входом установки в "1" второго триггера, инверсный выход которого соединен с вторым входом третьего элемента И, группа выходов третьего регистра соединена с второй группой входов второго блока сравнения, ьыход равенства которого соединен с 748336третьим входом третьего элемента И,выход которого соединен с входомразрешения записи второго регистра,с первым входом элемента ИЛИ и является вторым выходом сбоя устройства,выход одновибратора соединен с вторымвходом элемента ИЛИ, выход которогосоединен с входом сброса в "0" первого триггера, инверсный выход которогосоединен с вторым входом второго элемента И, выход заема счетчика ошибоксоединен с первым входом первого элемента И и с входом одновибратора,выход первого элемента И соединен свычитающим входом счетчика ошибок,группа информационных входов которогосоединена с группой выходов блока переключателей, выход переполнения 20 счетчика адреса соединен с вторымвходом первого элемента И и с входомсброса в "О" второго триггера, первый информационный вход счетчика ад"реса соединен с шиной логической еди ницы устройства, информационные входыс второго по и-й счетчика адреса соединены с шиной нулевого потенциалаустроиства.1