Запоминающее устройство с обнаружением ошибок

(19) 01 2579 51)4611 С 290 БРЕТЕНИЯ ПИСАНИ ИДЕТЕПЬСТВУ Н АВТОРСН ст 984. ОБНАычислиспольи ост сто- йстпоряд- тройОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельствоВ 955197, кл. С 11 С 29/00, 1Авторское свидетельство ССУ 1164791, кл. С 11 С 29/00,(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО РУЖЕНИЕМ ОШИБОК (57) Изобретение относится к тельной технике.и может быть зовано при.построении запомни устройств с повьппенной достов Цель изобретения - повьппение верности функционирования уст ва путем контроля соответстви ка считывания информации иэЛй ства порядку ее записи, Информация,поступающая в блок 4 памяти, имеетинформационные и контрольные разряды.Информационные разряды вычисляются,суммированием по модулю два (-1)-гои -го слов, поступающих на информационный вход блока 4, первым блоком2 сумматоров по модулю два. Контрольные разряды информационного слова, поступающего в блок 4, вычисляются первым блоком 3 свертки по моду"лю. При считывании восстановленноеинформационное слово получают суммированием по модулю два (-1)-го ид-го слов с выхода блока 4 вторымблоком 6 сумматоров по модулю два.Контрольные разряды восстановленногоннформаннонного слова вычнслантса вто- Ц)рым блоком 7 свертки по модулю, которые сравниваются с контрольными раз-.рядами с выхода блока 4 блоком 8сравнения. Устройство содержит такжевходной регистр 1, элемент 9 задержки и выходной регистр 10. 1 ил.50 Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств с пбвышенной достовер 5 ностьюЦелью изобретения является повышение достоверности функционирования устройства путем контроля соответствия порядка считывания информации из устройства порядку ее записи.На чертеже изображена структурная схема запоминающего устройства с обнаружением ошибок.Устройство содержит входной регистр 1, первый блок 2 сумматоров по модулю два, первый блок 3 свертки по модулю, блок 4 памяти, буферный ре" гистр 5, второй блок 6 сумматоров по модулю два, второй блок 7 свертки по модулю, блок 8 сравнения, элемент 9 задержки, выходной регистр 10, вход 11 чтения, адресный вход 12, вход 13 записи, информационный вход 14 информационный выход 5, 25 выход 16 "Недостоверная информация".Устройство работает следующим образом.В начальный момент времени происходит обнуление регистров 1,5 и 10. В режиме записи на адресном входе 12 устройства выставляется адрес, а на информационном входе 14 устройства - первое слово массива. Запись происходит следующим образом: поскольку состояние входного регистра 1 меняется по заднему фронту импульса на входе 13, то на выходы блока 2 поступают информация предыдущего цикла записи (-1) слова (с выхода вход 40 ного регистра 1) и х"е слово, которое еще не принято во входной ре" гистр 1 и которое должно быть записано в блок 4 в данном цикле записи.Таким образом, в каждом цикле за" писи на информационный вход блока 4 поступает сумма по модулю два предыдущего (д)- записываемого слова и 1-го слова, записываемого в данном цикле. Первый блок 3 осуществляет вычисление контрольных разрядов для слова, записываемого в данном х-м цикле в блок 4, В режиме чтения на адресном входе 12 устройства выставляется адрес. С некоторой задержкой (по отношению к переднему фронту55 сигнала чтения ) на выходе контрольных разрядов блока 4 появляются контрольные разряды считываемого слова, а на информационном выходе - само слово,которое поступает на один из входовблока 6, на другой вход которого поступает (")-е слово иэ буферного регистра 5. Восстановленное информаци -онное слово с выхода блока 6 поступает на информационный вход выходногорегистра 10, на вход контрольныхразрядов которого поступает информация, полученная блоком 8 сравнения,Блок 8 сравнения осуществляет сравнение контрольных разрядов с выходаблока 4 с контрольными разрядами, вычисленными вторым блокомсвертки помодулю, для восстановленного информационного слова. В выходной регистр10 будет принято восстановленное информационное слово и результат сравнения контрольных разрядов (сигналошибки),В случае, если последовательностьсчитываемого массива информации ненарушается (т,е. соответствует порядку записи ее в блок 4) и блок 4работает безотказно, контрольныеразряды на входах блока 8 сравнениябудут равны,При этом на выходе блока 8 сравнения появляется логический 0, который поступает на вход контрольныхразрядов выходного регистра 10. Присчитывании на выходах выходного регистра 1 О появляются: на выходе 15устройства восстановленное информационное слово, на выходе 16 - логический "0", который свидетельствуето том, что порядок считывания информации иэ устройства соответствуетпорядку ее. записи в блок 4 и не про"исходит искажение информационныхслов в процессе хранения.Если последовательность считывания информации не соответствуетпорядку зе записи при безотказной работе блока 4 или, наоборот, последовательность считывания информациииз устройства соответствует порядку записи ее в блок 4, а в ячейкахблока 4 происходит сбой, то контроль-,ные разряды на входе блока 8 сравнения не будут равны. Иа выходе блока 8 сравнения тогда появляется сигнал логической "1". Этот сигнал, пройдя через выходной регистр 10 на выход 16, свидетельствует о том, чтопорядок считывания информации иэустройства не соответствует порядкуее записи в устройство или происходит1425790 искажение информации в процессе храйения в блоке 4 памяти. Составитель В.РудаковРедактор Г,Волкова Техред М.Ходанич Корректор О.Кравцова Заказ 4780/53 Тираж 590 Подписное ВНИИПИ Государственного комитета СССР по деламизобретений и открытий 1 13035, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Формула изобретения5 Запоминающее устройство с обнаружением ошибок, содержащее входной регистр, выходной регистр, блок памяти, первый и второй блоки свертки по модулю и блок сравнения, причем информационный вход входного регистра является информационным входом устройства, адресный вход и входы записи и чтения блока памяти являются со- б ответственно адресным входом и входами записи и чтения устройства, о т - л и ч а ю щ е е с я тем, что, с целью повышения достоверности функ" ционирования устройства путем конт О роля соответствия порядка считывания информации иэ устройства порядку ее записи, в него введены первый и второй блоки сумматоров по модулю два, буферный регистр и элемент за держки, причем первый вход первого блока сумматоров по модулю два и , вход первого блока свертки по модулю подключены к информационному входу устройства, вход приема входного регистра соединен с входом записи устройства, выход входного регистра подключен к второму входу первого блока сумматоров по модулю два, выходы первого блока сумматоров по модулю два и первого блока свертки по модулю подключены соответственно к информационному н контрольному входам блока памяти, информационный выход которого соединен с информационным входом буферного регистра и первым входом второго блока сумматоров по модулю два, второй вход которого соединен с выходом буферного регистра, вход приема которого соединен с входом чтения устройства, выходы второго блока сумматоров по модулю два подключены к входам информационных разрядов выходного регистра и входам второго блока свертки по модулю, выход которого соединен с первым .входом блока сравнения, второй вход которого подключен к контрольному выходу блока памяти, выход блока сравнения соединен с входом контрольного разряда выходного регистра, вход приема которого подклю 1 чен к выходу элемента задержки, вход которого соединен с входом чтения устройства, выходы информационных разрядов и выход контрольного разряда выходного регистра являются соответственно информационными выходами и выходом "Недостоверная информация" устройства.