Устройство для возведения в квадрат

СОЮЗ СОВЕТСНИКСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 4 С 06 Р 7/55 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ЗОБРЕТЕНИ ЕПЬСТВУ 4-24 Цель иэства обретения - упр Устройство соде оторый вдвигаются элементы И первой пп, вычисляющие кон ыми в такте весовымощенжит юл. В 2Е,Л,Полиинченко ря д и у соответственно. нечетных разрядов пр ные суммат конъюнкции о СССР1978;ССР1976. тельс 7/552 свид06 Гдетел06 Р ено ство(54)КВАДРА РОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ задержаннь ст во тактов на регистре6, подключающий на выхо коммута устройс дения с 4 и 5 с ор к вычисет выползначе ия Разрядов произ в суммы сумматоро енно в. первых и в тактов работы уст ыхо квадрат ход усткоде. етст инах ых полол ОПИСАНК Н АВТОРСКОМУ СВ(56) АвторскоеКф 69952, кл. САвторское свиУ 656056, кл. С 57) Изобретение относится ительной технике и позвол ять операцию возведения в перанда, поступающего на ойства в последовательном изведения, оды 4 и 5, складвыходов соотвторой 3 группзначения разров,сумматоровЪна необходимо е устройегистры операнторой 3ии с одинакциямиетных ораэряд ывающи тствен элемен дов пе 4.и 5, колич40 45 50 55 Изобретение относится к вычислительной технике и может быть использовано в специализированных и универсальных ЭВМ.Цель изобретения - упрощение устройства.На фиг. 1 представлена структурная схема устройства для случаявозведения в квадрат 8-разрядногоаргумента (п=8); на фиг. 2 - временные диаграммы, поясняющие работуустройства,На фиг. 1 и 2 обозначены регистр1 операнда, элементы И 2, 1-24 первой группы, элементы И 3.1-3,3 вто"рой группы, первый 4 и второй 5 сум"маторы, коммутатор б, регистр 7, информационный вход 8, синхровход 9,вход 10 сброса и выход 11 устройства. Устройство работает следующимобразом. На синхровход 9 устройства поступают синхроимпульсы СИ типа "меандр", тактирующие работу устройства. На вход 10 сброса устройства поступает импульс, обнуляющий регистр 1 операнда и регистр 7.На информационный вход 8 устройства с частотой следования синхроимпульсов СИ поступают разряды операнда (начиная с первого младшего). Эти разряды вдвигаются в регистр 1 операнда под действием синхроимпульсов СИ, обеспечивая вы" работку на выходах регистра 1 последовательностей разрядов операнда в. соответствии с указанными. на фиг. 2 временными диаграммами. Числа на временных диаграммах выходов регистра 1 определяют номера разрядов операнда. При этом на выходах элементов И первой и второй групп формируются последовательности конъюнкций четными и нечетными весовыми функциями соответственно.Последовательности конъюнкций обозначены на соответствующих временных.диаграммах двухразрядными кодами. Первый и второй разряды кодов указывают на разряды операнда, над которыми выполняется операция умножения на данном элементе И группы. Конъюнкции на выходах элементов И одной группы имеют в такте одинаковые весомые функции соответственно с четными и нечетными сте 5 1 О 15 20 25 30 35 пенями для первои и второи групп элементов И.Первый 4 и второй 5 одноразрядные сумматоры складывают в каждом такте конъюнкции с одинаковыми весовыми функциями, а также значениями посчитанных ранее разрядов переносов сумматоров 4 и 5, задержанных на регистре 7.При этом на выходах суммы первого 4 и второго 5 одноразрядных сумматоров вырабатываются соответственно нечетные и четные разряды произведения. Эти разряды поступают на первый и второй информационные входы коммутатора. б,который под действием синхросигналов СИ (типа ."меандр"), поступающих на его управляющий вход, транслирует на выход 11 устройства разряды произведения в естественном порядке их следования. На временной диаграмме, иллюстрирующей изменения выхода 11 устройства показаны весовые функции разрядов произведения. Разряд с весовой функцией 2 всегда определяется с нулевым значением.Коммутатор 6 состоит из двух элементов И и элемента ИЛИ, причем первые входы элементов И являются соответственно первым и вторым информационными входами коммутатора, инверсный второй вход первого элемента И объединен с прямым входом второго элемента И и является управляющим входом коммутатора, выходы элементов И соединены с входами элемента ИЛИ, выход которого является выходом коммутатора. Формула изобретения Устройство для возведения в квадрат, содержащее регистр операнда, первую и вторую группы элементов И, первый сумматор и регистр, причем выходы разрядов с первого по четвертый регистра операнда соединены с первыми входами соответствующих элементов И первой группы, выходы которых соединены соответственно с первым, вторым, третьим и четвертым входами первого сумматора, вход управления сдвигом регистра операнда подключен к синхровходу устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит второй сумматор и коммутатор,Р Р Ю 4 Яффу 8 рУфрУрФ РФуУ Ю ФЮйк Составитель А;ДроздТехред А.Кравчук КорректорС.Черни. Редактор А.Огар Заказ 7081/47 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретекиям и открытиям при ГКНТ СССР113035, Москва, Ж Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. ужгород, ул . Проектная, 4 14516причем информационный вход регистраоперанда является информационнымвходом устройства, синхровход которого подключен к управляющему входукоммутатора и синхровходу регистра,вход сброса которого объединен свходом сброса регистра операнда исоединен с входом сброса устройства,выходы разрядов с первого по третий10регистра операнда соединены с первы- .ми входами соответствующих элементовИ второй группы, выходы которых соединены соответственно с первым,вторым и третьим входами второго15сумматора, выходы разрядов с четвертого по восьмой регистра операндаподключены соответственно к пятомувходу первого сумматора и вторымвходам четвертого, третьего, второго и первого элементов И первойгруппы, выходы пятого, шестого иседьмого разрядов регистра оцаранда йИ/ Юи 2) ФгХа) аиМа йети) Вви.Р аю.У ) Ую./аО Укк И Ви.а- аи Йч.а Риай декад 8 ав.ав соединены с вторыми входами соответственно третьего, второго и первогоэлементов И второй группы, выходпервого разряда перекоса первогосумматора соединен с четвертым входом второго сумматора, выходы первого и второго разрядов переноса которого и выход второго разряда переноса первого сумматора соединены соответственно с первым, вторым.итретьим информационнными входамирегистра, первый, второй и третийвыходы которого соединены соответственно с шестым входом первогосумматора, пятым входом второго сум"матора и седьмым входом первогосумматора, выходы суммы первого йвторого сумматоров соединены соответственно с первым и вторым информационными входами коммутатора, выход которого является выходом устройства.