Кармазинский

Номер патента: 790330

Опубликовано: 23.12.1980

Авторы: Герасимов, Гусаков, Кармазинский, Красильников, Трушин

МПК: H03K 19/02

Метки: быстродействующий, дополняющих, мдп, транзисторах, уровней

...поддерживается и на выходах этих элементов,н результате чего формирующие транзисторы 12 и 13 закрыты и не влияютна работу устройства в стационарном состоянии,При изменении напряжения на шине9 с логического "О" на логическую"1" переключающий транзистор 3 открывается, а транзистор 8 закрывается по истоку. В двухтактном повторителе 6 оба транзистора 7 и 8 закрыты, и напряжение на шине 10 не40 изменяется. В двухтактном инверуоре1 переключающий и нагруэочный транзисторы 3 и 2 открыты. Удельная крутизна переключающих транзисторов выбирается значительно большей по от 65 ношению к крутизнам нагрузочныхЗО транзисторов, которые необходимы тоЛЪко для удержания статистического состояния логической "1" на соответствующей выходной шине....

Номер патента: 771716

Опубликовано: 15.10.1980

Авторы: Баранов, Герасимов, Кармазинский, Савостьянов

МПК: G11C 7/06

Метки: кмдп-транзисторах, считывания, усилитель

...на управляющиешины 11 и 12 подается потенциал, соответствующий логическому "О" врезультате чего открываются транзисторы 7,8 и закрываются транзисторы5,6. С этого момента емкости на выходах 15,16 усилителя считыванияначинают заряжаться током, протекающим через последовательно соединенные транзисторы 3,9,7 и 4,10,8 соответственно,Поскольку проводимости транзисторов 9 и 10, модулируемые напряжениями на разрядных шинах 13 и 14, различны то различны и токи зарядаемкостей на выходах 15,16 усилителясчитывания. После того, как напряжение на одном иэ выходов превыситпороговое напряжение транзисторови-типа 1,2 наступает регенеративныйпроцесс, обеспечивающий установлениетриггера усилителя в необходимоесостояние (на одном иэ выходов логический...

Номер патента: 767835

Опубликовано: 30.09.1980

Авторы: Баранов, Герасимов, Кармазинский, Савостьянов

МПК: G11C 7/10

Метки: выходных, запоминающего, кмдп-транзисторах, сигналов, устройства, формирователь

...выполнятьэлемент согласования на МДП-транзисторе р-тииа и МДП-транзисторе п-типа, затворы которых соединены с первым и вторым входами, стоки - с выходами, исток МДП- транзистора р-типа подключен к шине питания, а исток МДП-транзистора п-типа к шине нулевого потенциала.На чертеже приведена электрическаясхема формирователя, который содержитэлемент 1 согласования, выполненный наМДП-транзисторах п-типа 2 и и-типа 3,шине 4 питания и шине 5 нулевого потенциала, элемент 6 И-НЕ, элемент 7 ИЛИ-НЕ,первый 8 и второй 9 инверторы, первый 10и второй 11 информационные входы, управляющий вход 12 и выход 13,Информационные входы 10, 11 подключаются к первой и второй разрядным шинамзапоминающего устройства,Г ыходной каскад работает в режимах"запрета...

Номер патента: 743200

Опубликовано: 25.06.1980

Автор: Кармазинский

МПК: H03K 19/00

Метки: состояниями, тремя, элемент

...информационного сигнала, а егозатвор - к шине 15 инверсного управляющего сигнала, второй вывод транзистора 23 подключен к шине 15 инверсногоуправляющего сигнала, а его затвор кшине 16 информационного сигнала,На фиг. 3 первая группа дополнительно введенных транзисторов содержит дваР -канальных транзистора 24, 25 и Иканальный транзистор 26, первые вь."воды которых подключены к затвору транзистора 2 ключа-усилителя, вторые выводы трянзистсров 24 и 25 подключенык шине питания 5, а транзистора 26 -к шине 12 управляющего сигнала, затворы транзисторов 25, 26 подключенык шине 16 информационного сигнала, а 5затвор транзистора 24 - к шине 15 инверсного управляющего сигнала, втораягруппа транзисторов содержит двя Д-канальных транзистора...

Номер патента: 739643

Опубликовано: 05.06.1980

Авторы: Баранов, Герасимов, Кармазинский, Савостьянов

МПК: G11C 7/06

Метки: дополняющих, записи-считывания, запоминающего, мдп-транзисторах, усилитель, устройства

...транзисторы 9 и 10открыты, а транзисторы 5-8 закрыты, ина выходах усилитела поддерживаетса напряжение логического нуляВ режиме считывании транзисторы 7 20и 8 остаются закрытыми, Первоначальносигнал логического нуля подается на шину 13,запирая транзисторы 9 и 10. Узловые емкости на выходах триггера изолированы от источников питания и одна из них 25начинает заряжаться током считывания отвыбранной ячейки памяти, которая черездополнительные транзисторы в памяти подключена к выходам усилителя записи-считывания. После того как напряжение на 30одном из выходов усилителя превысит некоторую величину (разбаланс усилителя),на.вторую шину 1 4 управления подаетсясигнал логического нуля и открываютсянагрузочные транзисторы 5 и 6, После 35этогэ...

Номер патента: 736377

Опубликовано: 25.05.1980

Автор: Кармазинский

МПК: H03K 19/08

Метки: коньюктивноинверсный, логический, многофункциональный, элемент

...логическими элементами.Элемент содержит многовходовые логические элементы 1-5, причем образу ющий элемент 1 включен между шиной 6 питания и общей шиной 7, а каждый по" следующий элемент включен между шиной 6 питания и выходом предыдущего элемента. К выходу каждого из алементов 2 - 5 подключен, соответственно,выход одного из управляемых элементов8 - 1 1 восстановления уровня напряжения логической единицы у которых второй вывод подключен к шине питания 6,а выход управления, соответственно, через один из дополнительно введенныхинверторов 12 - 15 - к выходу предыдущего многовходового логического элемента, Выходы элементов 1 - 5 являются одновременно выходами многофункциональчого конъюнктивно-инверсного логического элемента.Устройство...

Номер патента: 725235

Опубликовано: 30.03.1980

Авторы: Герасимов, Кармазинский, Косоусов, Максимов, Филатов

МПК: H03K 19/08

Метки: состояниями, тремя, элемент

...подключены к информационной шине8, первый инвертор 9 включен междушиной 2 и входом. б, выход его подключен ковходу 7, а вход - к шине пря"мого управляющего сигнала 10, второй иннертор 11 включен между входом7 и шиной 3, выход его подключен ковходу б, а вход - к шине инверсногоуправляющего сигнала 12, Выход инвертора 1 является выходом элемента 13,Элемент работает следующим образом,В исходном состоянии (режим хранения для ЗУ) на шины 10 и 12 поступают соответственно логические0и1 , на выходе первого инвертора 9 устанавливается логическаяф 1 ,на выходе второго иннертора 11 - ло гический0В результате чего,независимо от значения сигнала на инФормационной шине 8, оба транзисторавыходного днухтактного инвертора 1закрыты и на его выходе...

Номер патента: 692089

Опубликовано: 15.10.1979

Авторы: Еремин, Кармазинский, Хорошков

МПК: H03K 19/08

Метки: или-нена, логический, мдптранзисторах, элемент

...транзистора 10 с каналом р-типа. Логический элемент включает также: шины питания 11, нулевого потенциала 12 и выходную 13,Источки и подложки входных транзисторов 1 и 2, подложка нагрузачного транзистора 3, истоки инвер" тирующих транзисторов 5 и б, а также исток и подложка инвертирующеготранзистора 9 присоединены к шиненулевого потенциала 12, Затворывходных транзисторов 1 и 2 соединены с соответствующими нхадами злемента Вх. 1 и Вх,2, Стоки входных транзисторов 1 и 2 объединены с истоками нагрузочнага транзистора 3 со стоком транзистора 4 и с зат 15ворами транзисторов первого инвер тора 5, б, 7 и 8, Подложка транзистора 4, а также сток транзистора 3,исток транзистора 4, подложки траниэстора 7,:истоки и подложки нагрузочных...

Номер патента: 680173

Опубликовано: 15.08.1979

Автор: Кармазинский

МПК: H03K 19/08

Метки: логический, элемент

...МЙП-транзисторах 11 и 12 включенмежду выходом 9 первого инвертора 1 нвыходом 13 второго инвертора 6, входы14,15 и 16 инверторов 1, 6 и 10 соответственно являются одновременно входа Оми элемента, на которые поступают соответственно входные переменные Х 1,Х 2 иХЗ, выходы 9,13 и 17 инверторов 1,6 и10 соответственно являются одновременно выходами элемента, на которых выполняются функции У 1, У 2 и УЗ. ПодложкиО"-канальных транзисторов 2,7 и 11подключены к общей шине 5, подложки-канальных транзисторов 3,8 и 12подключены к плюсовой шине 4,0Второй инвертор 6 (фнг.З) подключенк другой шине источника питания, в частности - к общей шине 5.Логический элемент работает следующим образом.55Если на вход 14 фиг, 1) поступаетнапряжение логического...

Номер патента: 664297

Опубликовано: 25.05.1979

Авторы: Галахтин, Герасимов, Кармазинский, Салгус, Филатов

МПК: H03K 19/08

Метки: логический, мдп-транзисторах, элемент

...транзистора12 и сток транзистора 13 подключены кшине 4 питания, сток транзистора 12 иисток транзистора 13 - к входу 2 выходного инвертора 1, а затворы - квыходу 3 выходного инвертора 1.Логический элемент работает следующим образом.Предположим, что в исходном состоянии на всех входных шинах 9-11 элемен - " та - напряжение логического нуля. Следовательно, транзисторы 6-8 закрыты,Напряжение на входе 2 выходного инвер"тора 1 равно напряжению логической единицы, так как открыт транзистор 12 сканалом р-типа, При этом напряжениена выходе 3 выходного инвертора 1равно напряжению логического нуля.Увеличение напряжения на одной из входных шин элемента, например на шине 9,приводит к отпиранию входного логического транзистора 6. Порог срабатывания...

Номер патента: 656214

Опубликовано: 05.04.1979

Автор: Кармазинский

МПК: H03K 19/08

Метки: или-не, логический, элемент

...пары, сток транзистора 10 подключен к стокам транзисторов 13 и 21, к выходу 6 и к истоку дополняющего р -канального транзистора 22 ретьей пары, сток которого подключен к стокам транзисторов 11, 14, 15, к выходу 7 и к истоку дополняющего р -канального транзистора последующей пары (при е - -4 к истоку транзистора 23 е -ой пары).Сток дополняктщего р -канального транзистора 23 п -ой пары подключен к выходу 8 и к стокам транзисторов 12, 16-18. Исток и подложка транзистора 20 первой пары и подложки транзисторов 21- 23 остальных пар подкл 1 очены к шине 24 питания. В каждой паре затворы дополняющих й:и р -канальных транзисторов (9 и 20, 10 и 21, 11 и 22, 12 и 23) подключены, соответственно, к логическим входам 1-4, Затворы дополнительных...

Номер патента: 656213

Опубликовано: 05.04.1979

Автор: Кармазинский

МПК: H03K 19/08

Метки: «и-не, логический, элемент

...дополняющего П-канального транзистора 22 третьей пары, сток которого подключен к стокам транзисторов 11, 14, 15, к выходу 7 и к истоку дополняющего П-канального транзистора последующей пары (при щ 4 к истоку транзистЬра 23 щ -ой пары).Сток дополняющего П -канального транзистора 23 Ф-ой пары подключен к выходу 8 и к стокам транзисторов 12, 16-18, Исток и подложка транзистора 20 первой пары и подложки транзисторов 21-23 остальных пар подключены к общей шине 24. В каждой, паре затворы дополняющихи р -канальных транзисторов (20 и 9, 21 и 10, 22 и 11, 23 и 12) подключены, соответственно, к логическим входам 1-4. Затворы дополнительных транзисторов 13, 14, 16 подключены к логическому входу 1, затворы транзисторов 15, 17 - к логическому...

Номер патента: 641655

Опубликовано: 05.01.1979

Авторы: Еремин, Кармазинский, Черников

МПК: H03K 19/40

Метки: инвертор, мдп-транзисторах, управляемый

...одна обкладка которогоподключена к истокам нагрузочноготранзистора и второго транзистора 15смещения, а вторая - к истоку первоготранзистора смещения, к стоку второго транзистора смещения и к затворузарядного транзистора.На чертеже представлена принципиальная электрическая схема устройства.Затвор и сток транзистора предварительного заряда 1 подключены к шине питания 2, а чсток - к затворунагрузочного транзистора 3, между затвором и истоком которого включен ускоряющий конденсатор 4. Сток транзистора 3 подключен к шине питания 2,а исток - к стоку переключающеготранзистора 5, к истоку транзисторасмещения 6, к одной обкладке ускоряющего конденсатора 7, вторая обкладкакоторого подключена к стоку трачзистора смещечия б, к истоку...

Номер патента: 627594

Опубликовано: 05.10.1978

Автор: Кармазинский

МПК: H03K 19/08

Метки: логический, элемент

...й-канальных транзисторов подключены к общей шине, аподложки р-канальных транзисторовк плюсовой шине, третий инверторвключен между выходом второго инвертора и одной из шин источника питания, не подключенной ко второму инвертору.На фиг. 1 представлена принципиальная схема логического элемента.Первый инвертор 1 на дополняющихМДП-транзисторах 2 и 3, и- и р-канальном соответственно, подключенмежду плюсовой шиной 4 и общей шиной5; второй инвертор 6 на дополняющихМДП-транзисторах 7 и 8 подключен между плюсовой шиной 4 и выходом 9 первого инвертора; третий инвертор 10на дополняющих МДП-транзисторах 11и 12 включен между выходом 13 второго инвертора 6 и общей шиной 5, Входы 14-16 инверторов являются входами элемента, на которые...

Номер патента: 627593

Опубликовано: 05.10.1978

Автор: Кармазинский

МПК: H03K 19/08

Метки: логический, элемент

...между общей шиной 5 и выходом 9 первого инвертора 1, а третий инвертор 10 на дополняющих МДП-транзисторах 11 и 12 включен между плюсовой шиной 4 и выходом 9 первого инвертора;1, Вход 13 первого инвертора 1 и вход 14 второго ин. вертора 6, объединенный со входом третьего инвертора 10, являются, соответственно, входами элемента. Выход 9 первого инвертора 1, выход 15 второго инвертора 6 и выход 16 третьего инвертора 10 являются, соответственно, выходами элемента. Подложки 11-канальных транзисторов 2, 7, 11 подключены к общей шине 5, подложки р-канальных транзисторов 3, 8, 12 - к плюсовой шине 4.На фиг. 2 представлена таблица истинности, поясняющая работу элемента.Элемент работает следующим образом. Если на входы 13 и 14 поступает напряжение...

Номер патента: 598119

Опубликовано: 15.03.1978

Авторы: Герасимов, Калинин, Кармазинский, Старенький, Чесноков

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...транзисторов, подключенный к вы- . ходу триггера с уровнем логической 1 ф, 25 протекает ток, заряжающий соответствующую разрядную шину до уровни логической е 1 ф и тем самым указывающий состояние, ячейки.В режиме записи информации на одну Зо нэ разрядных шин (например, 8), опреде- , ляемую кодом записываемой информации, . подается потенциал, соответствующий уровню логической ф 1, потенциал другой разрмиой шины (9) соответствует логическому "Оф, на адресно шину 7 подается уровень магического уф.1, отпирающий управляющие транзисторы 5 и 6. Один из коммутирующих диодов (11), подкпюченный к разрядной шине с уровнем логической 1 ф эвкры, 4 Овеется и разрывает яетоковую цепь соотгветствующего нвгрузочного транзистора (3).В результате чего...

Номер патента: 586549

Опубликовано: 30.12.1977

Авторы: Кармазинский, Шагурин

МПК: H03K 3/284

Метки: одновибратор

...работает следующим образом.В исходный момент основной транзистор 1 открыт, а транзисторы 2 и 7 закрыты. На выходе одновибратора имеется высокий уровень напряжения. Одновибратор находится в устойчивом состоянии. Под воздействием входного запускающего импульса транзистор 7 открывается, заземляя обкладку конденсатора 5, сосдинснную со стоком блокирующего транзистора 8. Происходит регенеративный процесс опрокидываппя схемы, в результате которого основной транзистор 1 закрывается, напряже586549 Составитель Ю, ЕркинТехред И, Михайлова Корректор И, Позняковская Редактор В. Левятов Заказ 3161/2 Изд Мо 132 Тираж 1080 ППО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д....

Номер патента: 558400

Опубликовано: 15.05.1977

Авторы: Герасимов, Гусаков, Кармазинский, Красильников, Трушин

МПК: H03K 19/00

Метки: преобразования, уровней

...транзистор 5;входную шину б; инверсный и прямой выходы 7, 8 соответственно; шину 9 источника питания; шину 10 нулевого потенциала; шину11 дополнительного источника питания.Транзисторы 1, 3 образуют первый инвертор, а транзисторы 2, 4 образуют второй инвертор,10Устройство работает следующим образом.Пусть в исходном состоянии уровень навходной шине б устройства соответствует логическому О. При этом транзисторы 2 и 3закрыты, транзисторы 1, 4 и 5 открыты, а 15уровни на прямом и инверсном выходах 8, 7соответствуют О и 1 соответственно, причем уровень логической 1 на выходе 7 равен напряжению шины 9 источника питания.При изменении логического уровня на выходе с О на 1, величина которого меньше напряжения на шине 9 источника питания,...

Номер патента: 541198

Опубликовано: 30.12.1976

Авторы: Байков, Ваградов, Герасимов, Гусаков, Кармазинский, Можаев

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...11, шину питания 12, разрядные шины 13, 14 и адресную шину 15.Ячейка памяти работает в рекимах хранения, считывания и записи информации.В режиме хранения потенциалы на разрядных шинах 13 и 14 соответствуют уровню логического О. На адресной шине потенциал соответствует уровню логической 1. Управляющие транзисторы 5 и 6 и дополнительные коммутирующие транзисторы 9 и 10 закрыты, коммутирующие транзисторы у и О открыты.Ы режиме считывания потенциалы на разрядных шинах не изменяются и соответствуют уровню логического 0, На адресную шину подается разрешающий сигнал, соответствующий уровню логического О. Управляющие транзисторы 5 и Ь открыты, все коммутирующие транзисторы 7 - 10 закрыты. Через управляющий транзистор, подключенный к...

Номер патента: 541197

Опубликовано: 30.12.1976

Авторы: Байков, Ваградов, Герасимов, Гусаков, Кармазинский, Можаев

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...информации определяется выбираемой адресной шиной. При записи логического О потенциал, соответствующий уровню логического О, подается на адресную шину нуля 11, при записи 1 - на адресную шину единицы 12, что приводит к запиранию одного из коммутирующих транзисторов 7, 8 и отпиранию одного из управляющих транзисторов 5, 6. Поскольку в плече триггера, к которому подключен открытый управляющий транзистор, при записи противоположного кода переключающий транзистор триггера и коммутирующий транзистор закрыты, то на удельную крутизну (размер) управляющего транзистора не накладываются ограничения и запись информации производится так же, как и в динамических ячейках памяти: путем заряда узловой емкости в плече триггера через управляющий...

Номер патента: 513502

Опубликовано: 05.05.1976

Авторы: Герасимов, Гусаков, Кармазинский, Орлов, Штанько

МПК: H03K 19/00

Метки: интегральными, мдп, согласования, схемами, ттл

...на до-" полкяющвх МДП-транзис-орах, Недос,тетками этого устройства являются значительная величина потребляемой мощности и ухудшение надежности.С целью новыжения надежности и уменьшения потребляемой мошиости в предложенное устройстВо введены два дополнительных инверторе иа дополняющих МДП-транзисторах; затвор- ф -канального трайзистора первого дополнительного вввертора соедмиен с выходом второго дополиительиого внвертора, а затвор-канального транзистора второго дополнительного иывертора - с выходом первого дополнительного иивертора, затворы и -канальных транзисгоров первого и второго дополнительных инверторов соединены со входом и выходом инвертора сооьветственно.На чертеже представлена схема устройства, которое состоит из...