Элемент с тремя состояниями

ОП ИС.АНИЕ И ЗЬБРЕТЕН ИЯ Союз Советск ивСоциалистическиаРеспублик пи 743200 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ До 11 олнительное к авт. свил-в(22) Заивлено 24,02,78 (21) 2583020/18-21 Кл. 203 К 19/00 с присоелинением заявок Ме 25825по делам изобретений и открытий(53) УДК 62 37 та опубликования описания 27 08.8 8.8) 2) Авто Кврмвзинский обретен Заявнтел Московский ордена Трудового Красного Знамениинженерно-физически й институт(54 ЭЛ числительет быть ьших инчестве вынного для нагрузкуения поугих БИС гть исполь х звпо тремя состояв МЯП, твквх 11, Ихя вля ются нвухтактн огоя, построени су- вли- незисторвх одног проводимости,ного или на тран полняюших типов управления работВ качестве вх доостояниями ах с инжаший дм.юших к чв-усили одных сигналов д нтов используютс (и/или его инве боты таких элемравляюший сиги упия) ьного транИзобретение относится к вы ной технике, электронике и мож использовано при создании бол тегральных схем (БИС) и в кв ходного усилителя, предназначе работы .на внешнюю емкостную и для непосредственного объеди ИЛИ с выходными каскадами др В частности, элемент может бь зован в статических опервтивнь минаюших устройствах для выво мании,Известны элементы с ниями, построенные как н на биполярных транзистор шественными признаками чие на выходе мощного и линейного ключа-усилител Т С ТРЕМЯ СОСТОЯНИЯМ 2а также информационный сигнал (и-илиинверсия информационного с игнвла), Брин.цип работы элемента заключается в том,что информационный сигнал, рввныйлогической единице или нулю появляется нввыходе элемента только при наличии управляющего сигнала или инверсии управляющего сигнала, В противном случае обвтранзистора выходного ключа-усилителязакрыты и на выходе элемента устанавлимется третье состояние, при которомвнутренняя часть БИС отключается отнагрузки,Недостатком известных элементов является различие во времени формиромния сигналов на затворах транзистсров выход ного ключа-усилителя из-за асиммег- рии схем управления, что уменьшает быст родействие устройстм,Известен элемент с.тремя сна дополняющих МДП транзистор ауцированными каналами, содердополняющих транзистора, образу клюв-усйлитель, поток р-канал510 20 45 50 55 злстора подключен к шине питания, стокподключен к стоку И -канального транзистора и к выходу элемента затвор подкщочен к выходу элемента И-НЕ, на входы которого поступают информационныйсигнал и сигнал управления, поток ц-канального транзистора ключа-усилителя подключен к общей шине, на затвор И -канального транзистора через двунаправленный ключ подается логическое произведение сигнала управления и информационного сигнала 2 ,Недостаток этого элемента в том,что он, обладает разными временами установления информационных сигналовна затворах транзисторов выходного ключа-усилителя, Кроме того, управлениядвунаправленным ключом, подключеннымк затвору г 1 -канального транзисторавыходного ключа-усилителя, осуществляется сигналом управления, приводит кпоявлению помех на затворах транзисторов выходного ключа, которые могутприводиться в третьем состоянии, Это,в свою очередь, затрудняет непосредственное соединение элементов и БИС, имеющих такие выходные каскады,Различие во времени формированиясигналов на затворах транзисторов выходного ключа-усилителя из-за асимметрии схем управления уменьшает такжебыстродействие элемента,25 30 35 40 Целью изобретения является повышение помехоустойчивости и быстродействия.Для достижения этого в элемент с тремя состояниями на дополняющих МДП транзисторах, содержащий выходной ключ- усилитель, в котором стоки и и р-канальных транзисторов подключены к выходу элемента, исток р-канального транзистора подключен к шине питания, а исток И-канального транзистора - к общей шине, два инвертора, шины управляющего и информационного сигналов, введены две группы транзисторов, затворы которых подключены к шине информационного сигнала, первый вывод Д-канального транзистора первой группы подключен к входу первого инвертора и к второму выводу. р-канального транзистора, второй вывод 1 ц-канального транзистора подключен к шине управляющего сигнала, первый вывод р -канального транзистора подключен к шине питания выход первого инвертора подключен к затвору И- канального транзистора выходного ключа- усилителя, первый вывод Р -канального транзистора второй группы подключен к входу второго инвертора и к;второму выводу И -канального транзистора, второй, вывод Р-канального транзистора подключен к шине инверсного управляющего сигнала, первый вывод Л-канального транзистора подключен к общейшин, выход второго инвертора подключен к затвору р-канального транзистора ключа-усилителя,На фиг, 1 представлена электрическая принципиальная схема элемента с тремя состояниями; на фиг, 2 представлена модификация элемента тремя с со. стояними, на фиг, 3 - то же, вариант В состав схемы входят И и р-канальные транзисторы 1 и 2 выходного ключа-усилитепя, стоки которых подключены к выходу элемента 3, шток транзистора 1 подключен к общей шине 4, а сток транзистора 2 - к шине питания 5, затвор транзистора 1 подключен к выходу первого инвертора на транзисторах 6 и 7, а затвор транзистора 2 - к выходу второго инвертора на транзисторах 8 и 9,Затворы транзисторов 6 и 7 первого инвертора подключены к выводам И-канального транзистора 10 и р-канального транзистора 1 1 первой группы, другие выводы транзисторов 10 и 11 подклю - чены, соответственно, к шине управляющего сигнала 12 и к шине питания 5. Затворы транзисторов 8 и 9 второго инвертора подключены к выводам И-канального транзистора 13 и р-канального транзистора 14 второй группы, другие выводы транзисторов 13 и 14 подключены соответственно к общей шине 4 и к шине 15 инверсного управляющего .сигнала, Затворы транзисторов 10-14 подключены к шине 16 информационного сигнала,На фиг. 12 первая группа дополнительно введенных транзисторсв содержит два . Р -канальных транзистора 17, 18 и й - канальный транзистор 19, первые выводы которых подключены к затвору р-каналь ного транзистора 2 выходного ключа-уси 1 лителя, второй вывод транзистора 18 подключен к шине питания 5, а его затвор к шине 15 инверсного управляющего сигнала, второй вывод транзистора 17 подключен к шине 20 инверсного информационного сигнала, а его затвор - к шине 12 управляк 1 щего сигнала, второй вывод транзистора 19 подключен к шине 12 управляющего сигнала, а его затвор к шине 16 информационного сигнала, вторая группа содержит два П -канальных тран743200 10 5зистора 21, 22 и р-каняльный транзистор 23, первые выводы которых подключены к затвору И -канального транзистора 1 выходного ключа-усилителя,второй вывод транзистооа 2 подключен.к общей шине 4, а его затвор - к шине12 управляющего сигнала, второй выводтранзистора 22 подключен к шине 20 инверсного информационного сигнала, а егозатвор - к шине 15 инверсного управляющего сигнала, второй вывод транзистора 23 подключен к шине 15 инверсногоуправляющего сигнала, а его затвор кшине 16 информационного сигнала,На фиг. 3 первая группа дополнительно введенных транзисторов содержит дваР -канальных транзистора 24, 25 и Иканальный транзистор 26, первые вь."воды которых подключены к затвору транзистора 2 ключа-усилителя, вторые выводы трянзистсров 24 и 25 подключенык шине питания 5, а транзистора 26 -к шине 12 управляющего сигнала, затворы транзисторов 25, 26 подключенык шине 16 информационного сигнала, а 5затвор транзистора 24 - к шине 15 инверсного управляющего сигнала, втораягруппа транзисторов содержит двя Д-канальных транзистора 27, 28 и р - канальный транзистор 29, первые выводы кото- З 0рых подключены к затвору транзистора 1ключа-усилителя, вторые выводы транзисторов 27, 28 подключены к общейшине, а транзистора 29 - к шине 15 инверсного управляющего сигнала, затворы .35транзисторов 28, 29, подключены к шине16 инФормационного сигнала, а затвортранзистора 27 - к шине 12 управляющего сигнала,Элемент работает следующим образом, Сигналы логической "1" и "О появляется на выходе тогда, когда информационный сигнал равен ф 1" или "О,а управляющий сигнал равен логическому"0". Принцип работы элемента не изменится, если каждый транзистор будет заменен дополняющим, а знак напряженияпитания изменен на противоположный,50Принцип работы схемы удобно проиллюстрировать с помощью таблицы истинности, в которой так же отражены состояния транзисторов, входящих в элемент, В таблице низкому и высокому уров- ням сигналов соответствует "0" и "1",О Нзнаки П и "3" соответствуют остояниям транзисторов, когда они проводят ток( П ) и когда закрыты (3). 6В таблице в первой колонке привепены номера наборов входных управляющего и информационного сигналов, следующие три колонки это значения управляющего, информационного и инверсногоуправляющего сигналов,.следующие четыре колонки состояния транзисторов в элементе и, наконец, значения сигналов на затворах транзисторов 6, 7, на затворах транзисторов 8,9 назатворе транзистора 1 и на затворе транзистора 2,В последней колонке отмечено значение сигнала на выходе элемента 3.Знакозначает, что трянзисторы 1 и 2закрыты и на выходе элемента устанавливается третье состояние,Рассмотрим в качестве примера работуэлемента ня первом и втором цяборах,Прц С ==О,(.15=-1, О =1 проводят транзисторы 10 и 13, я закрыт. -, .цзцсгр:.11 и 14. Затворы транзисторов 6 ц 7первого инверторя через трянзцстор 10подключаются к общей шипе, Ня выходепервого ицварторя и зятвсре транзистора1 устанавливается уровень цацряжеццялогической "1" и транзистор 1 открывается, Затворы транзисторов 8, 9 вто -рого ннвертора через транзистор 13 также подключаются к общей шцце, Ня выходе второго ицверторя и ца затворе транзистора 2 устанавливается уровень напряжения логической 1, транзистор 2 закрывается, Тяк как транзистор 1 проводит,я 2 закрыт, то па выходе элемента 3 устанавливается уровень напряжения логи -ческого "0",На втором наборе О =1, 0 =О, Ощ,=Опроводят транзисторы 11 и 14, я транзисторы 10 и 13 закрыты, Ня зятво -рах транзисторов 6, 7 первого ицвертора устанавливается напряжение, отличающееся от максимального напряжениясоответствующего уровшо напряжения логйческои "1", на величину порогового напряжения тра цзцстооя 1 О, я на затворах транзистороворов 8, 9 второго инверторя устанавливаетсянапряжение, превышающее уровень напряжения логического на вели шну порогового напряжения транзистора 14, Однакоиспользование инверторов позволяет восстановить минимальное значение низкогои максимального значение высокого уровней напряжения так кяк на выходах ицверторов напряжение меняется от уровнянапряжения шины питания до нулевогоуровня напряжения. На выходе первогоинвертора будет уровень напряжения логического нуля, на выходе второго - уровень напряжения логической единицы, поэ7432 тому транжсторы 1 и 2 оказываются закрытыми и на выходе элемента 3 устанавливаетса третье состояние.Помехоустойчивость повышается за счет того, что в элементе используются инверторы в схемах управления.Каждый инвертор переключается только после того, как входное напряжение, при положительном сигнале превышает (или становится меньше) при отрицатель 10 ном сигнале напряжение переключения, Инверторы, таким образом, выполняют функции пороговых устройств и одновременно формирователей уровней напряже 15 ния логических нуля и единицы, Помимо этого инверторы позволяют ускорить формированйе уровней напряжения на затворах транзисторов 1 Ъ 2, Это связано с тем, что во-первых, схемы управления симметричны для каждого из транзисторов выходного ключа-усилителя, а во-вторых, цепи управления на транзисторах 10-14, как менее быстродействующие, отделены от выходного ключе, Емкости на выходах цепей управления уменьшаются, так как транзисторы 6 и 7 меньше по размерам, чем транжсторы 1 и 2, Кроме того, дополнительное усиМодификации устройства, представлены на фиг, 2 и 3, иллюстрируют различное включение дополнительно введенных транзисторов двух групп, обеспечи 20вающих симметрию схемы управления,что позволяет добиться равенства времен установления уровней напряженияна затворах транзисторов выходного клю 25ча-усилителя при любых наборах управляющего и информационного сигналов, темсамым повышая быстродействие элемента путем выбора размеров транзисторовпри интегральном исполнении,1 3 П 3 И 1 1 О О 1 П 3 П 3 О О 1 1 О О О 1 О 1 2 1 О О 3 П 3 П 1 О 1 О 3 1 1 О П 3 П 3 1 О 1 О рых подключены к шине информационного сигнала, первый вывод Н-канального транзистора первой группы подключен к входу первого инвертора и к второму выводу р -канального транзистора, второй вывод 11-канального транзистора подключен к шине управляющего сигнала, первый вывод р-канального транзистора подключен к шине питания, выход первого инвертора подключен к затвору И -каналь.ного транжстора выходного ключа -усилителя; первый вывод р-канального транжстора второй группы подкюючен ко входу второго инвертора и к второму выводу 11 -канального транзистора, второй формула изобретения45 Элемент с тремя состояниями на дополняющих МДП транзисторах, содержащий выходной ключ-усилитель, в котором стоки 11 и 9-канальных транзисторов под 50 ключены к выходу элемента, исток Р- канального транжстора подключен к шине питания, а исток И-канального транжстора к общей шине, дм инвертора, шины управляющего и информационногосигналов, от ли чающи йся тем, что, с целью повышения помехоустойчивости и быстродействия, введены две группы транзисторов затворы, котоОО Яление сигналов инверторами обеспечивает быстрый заряд и разряд емкостей в цепях затворов транзисторов 1 и 2. Таким образом, устройство выполняетфункции элемента с тремя состояниями,обеспечивает повышение помехоустойчивости и равенство помех при передаче уровней напряжений логических нуляи единицы, а также повышение быстродействия за счет симметрии схемыуправления и использомния инверторовв качестве усилителей-формирователей вцепях управления транзисторами выходного ключа-усилителя,743200 свйвоп р -канального транзистора йолключен к шине инверсного управляющего сигнала, перо й выпоа И-канального транзистора подключен к общей шине, выкоа второго инвертора поаключен к затвору р - канального транзистора ключа-усил ителя. 10 Источники информации,принятые во внимание при экспертизе 1, Каталог СШАВСК 5011 Й 5 ОЫ дс 3 сО ЬооК 1 Ю 5 СЭ 4061